国产chinesehdxxxx老太婆,办公室玩弄爆乳女秘hd,扒开腿狂躁女人爽出白浆 ,丁香婷婷激情俺也去俺来也,ww国产内射精品后入国产

您好,歡迎來電子發(fā)燒友網(wǎng)! ,新用戶?[免費注冊]

您的位置:電子發(fā)燒友網(wǎng)>電子百科>半導體技術>基礎知識>

RTL,RTL是什么意思

2010年03月08日 11:19 194w.cn 作者:佚名 用戶評論(0
關鍵字:RTL(58352)

RTL,RTL是什么意思

電阻晶體管邏輯電路

RTL電路-電阻晶體管邏輯電路。Resistances- Transistors Logic (Circuit). 由晶體管和串接在晶體管基極上的電阻組成以實現(xiàn)“或非”邏輯操作的單元門電路﹐簡稱RTL 電路。RTL電路的每一個邏輯輸入端,為了改善RTL邏輯電路的開關速度﹐在基極電阻上 再并接一個電容﹐就構成了電阻-電容-晶體管邏輯電路(RCTL)。


RTL是Real Time Logistics的縮寫, 意為:實時物流,是順應新經(jīng)濟變革的當代物流理念,與現(xiàn)代物流理念區(qū)別在于,實時物流不僅關注物流系統(tǒng)成本,更關注整體商務系統(tǒng)的反應速度與價值;不僅是簡單地追求生產(chǎn)、采購、營銷系統(tǒng)中的物流管理與執(zhí)行的協(xié)同與一體化運作,更強調的是與企業(yè)商務系統(tǒng)的融合,形成以供應鏈為核心的商務大系統(tǒng)中的物流反應與執(zhí)行速度,使商流、信息流、物流、資金流四流合一,真正實現(xiàn)企業(yè)追求“實時”的理想目標。
  RTL在電子科學中指的是電阻晶體管邏輯電路。
  在計算機科學中指的是real time language 即,實時語言。
  Delphi的很多可用的特性都來自于它的“運行時庫”,簡稱RTL。這是一個大型的函數(shù)集合,
  程序員可以使用這些函數(shù)在Pascal代碼中執(zhí)行簡單的任務以及那些復雜的任務
  C#語言表示RightToLeft 枚舉,指定一個值,它指示文本是否從右至左顯示,就像使用希伯來或阿拉伯字體時那樣。
  在ContextMenu、MainMenu、ProgressBar、Regex 和 Control 中使用此枚舉。當從 ContextMenu、MainMenu 和 ProgressBar 檢索 RightToLeft 屬性的值時,將獲取您賦給 RightToLeft 的值。相反,如果從 Control 派生自己的類,并將 Inherit 的值賦給 RightToLeft 屬性,返回的值將是父控件的 RightToLeft 屬性的設置。如果沒有父控件,它將返回一個 No 值。否則,它將返回一個 Yes 或 No 值,這取決于您給自己的派生類的 RightToLeft 屬性所賦的值。
  RightToLeft 枚舉包含以下成員
  名稱 說明
  Inherit 文本的讀取方向從父控件繼承。
  No 文本從左至右讀取。這是默認選項。
  Yes 文本從右到左讀取。
  在EDA設計中RTL表示 寄存器傳輸級
  RTL: Register Transfer Level
  RTL級和門級簡單的區(qū)別在于,RTL是用硬件描述語言(Verilog 或VHDL)描述你想達到的功能,門級則是用具體的邏輯單元(依賴廠家的庫)來實現(xiàn)你的功能,門級最終可以在半導體廠加工成實際的硬件,一句話,RTL和門級是設計實現(xiàn)上的不同階段,RTL經(jīng)過邏輯綜合后,就得到門級。
  RTL描述是可以表示為一個有限狀態(tài)機,或是一個可以在一個預定的時鐘周期邊界上進行寄存器傳輸?shù)母话愕臅r序狀態(tài)機,通常VHDL/verilog兩種語言進行描述
  Dataflow models of combinational logic describe concurrent operations on signals ,usually in a synchronous machine ,where computations are initiated at the active edges of a clock and are completed in time to be stored in a register at the next active edge. Dataflow models of synchronous machines are also referred to as RTL models, because they describe register activity in a synchronous machine. RTL models are written for a specific architecture ---that is ,the registers,datapaths,machine operations and their schedule a known a prior.
  --------from "Advanced Digital Design with the Verilog HDL" by Micheal D. Clietti

非常好我支持^.^

(5) 35.7%

不好我反對

(9) 64.3%

( 發(fā)表人:admin )

      發(fā)表評論

      用戶評論
      評價:好評中評差評

      發(fā)表評論,獲取積分! 請遵守相關規(guī)定!

      ?