基于最近的趨勢(shì)，提高效率成為關(guān)鍵目標(biāo)，為了獲得更好的EMI而采用慢開(kāi)關(guān)器件的權(quán)衡并不值得。超級(jí)結(jié)可在平面MOSFET難以勝任的應(yīng)用中提高效率。與傳統(tǒng)平面MOSFET技術(shù)相比，超級(jí)結(jié)MOSFET可顯著降低導(dǎo)通電阻和寄生電容。導(dǎo)通電阻的顯著降低和寄生電容的降低雖然有助于提高效率，但也產(chǎn)生電壓（dv/dt）和電流（di/dt）的快速開(kāi)關(guān)轉(zhuǎn)換，形成高頻噪聲和輻射EMI。

為驅(qū)動(dòng)快速開(kāi)關(guān)超級(jí)結(jié)MOSFET，必須了解封裝和PCB布局寄生效應(yīng)對(duì)開(kāi)關(guān)性能的影響，以及為使用超級(jí)結(jié)所做的PCB布局調(diào)整。主要使用擊穿電壓為500-600V的超級(jí)結(jié)MOSFET。在這些電壓額定值中，工業(yè)標(biāo)準(zhǔn)TO-220、TO-247、TO-3P和TO-263是應(yīng)用最廣泛的封裝。封裝對(duì)性能的影響有限，這是因?yàn)閮?nèi)部柵極和源極綁定線長(zhǎng)度是固定的。只有引腳的長(zhǎng)度可以改變，以減少封裝的源極電感。如圖1（a）所示，10nH的典型引線電感看起來(lái)不大，但這些MOSFET的di/dt可輕松達(dá)到500A/μs！假定di/dt為500A/μs，10nH引線電感上的電壓為VIND=5V；而10nH引線電感的關(guān)斷di/dt為1，000A/μs，可產(chǎn)生VIND=10V的電壓。大多數(shù)應(yīng)用和設(shè)計(jì)都未考慮到此附加電感也會(huì)產(chǎn)生電壓，但這一點(diǎn)不可忽視。以上簡(jiǎn)單計(jì)算顯示，封裝的總源極電感，即綁定線和引腳電感必須降低至可接受的數(shù)值。噪聲的另一個(gè)來(lái)源是布局寄生效應(yīng)。有兩種可見(jiàn)的布局寄生效應(yīng)：寄生電感和寄生電容。1cm走線的電感為6-10nH，通過(guò)在PCB頂部添加一層并在PCB底部添加GND層，可降低此電感值。另一類(lèi)型是寄生電容。圖1（b）顯示了布局中容性寄生效應(yīng)的原理。寄生電容由兩條相近走線之間或走線與另外一側(cè)的地平面之間引起。另一種電容為器件和地平面間的電容。PCB板兩面上的兩個(gè)并行走線能夠增加電容，同時(shí)還能減少回路電感，從而減少電磁噪聲輻射。下次設(shè)計(jì)需要超級(jí)結(jié)MOSFET時(shí)，請(qǐng)考慮這些布局提示。

因?yàn)镸OSFET是單極性器件，因此寄生電容是開(kāi)關(guān)瞬態(tài)唯一的限制因素。電荷平衡原理降低了特定面積的導(dǎo)通電阻，而且，與標(biāo)準(zhǔn)MOSFET技術(shù)相比，相同RDS（ON）下的芯片尺寸更小。圖1顯示超級(jí)結(jié)MOSFET和標(biāo)準(zhǔn)平面型MOSFET的電容。標(biāo)準(zhǔn)MOSFET的Coss為中度線性變化關(guān)系，而超級(jí)結(jié)MOSFET的Coss曲線呈現(xiàn)高度非線性關(guān)系。因?yàn)閱卧芏容^高，超級(jí)結(jié)MOSFET的Coss初始值較高，但超級(jí)結(jié)MOSFET中，在約50V漏源電壓附近，Coss會(huì)迅速下降，如圖2所示。當(dāng)使用超級(jí)結(jié)MOSFET應(yīng)用到PFC或DC/DC轉(zhuǎn)換器時(shí)，這些非線性效應(yīng)可能造成電壓和電流振蕩。圖3顯示簡(jiǎn)化的PFC電路示意圖，包括功率MOSFET內(nèi)部寄生元件和外部振蕩電路，外部振蕩電路包含由布板帶來(lái)的外部耦合電容Cgd_ext.）。

圖2：平面型MOSFET和超級(jí)結(jié)MOSFET輸出電容的比較

一般來(lái)說(shuō)，有多個(gè)振蕩電路會(huì)影響MOSFET的開(kāi)關(guān)特性，包括內(nèi)部和外部振蕩電路。在圖3的PFC電路中，L、Co和Dboost分別是電感、輸出電容和升壓二極管。Cgs、Cgd_int和Cds是功率MOSFET的寄生電容。Ld1、Ls1和Lg1是功率MOSFET的漏極、源極和柵極邦定線以及引腳電感。Rg_int和Rg_ext是功率MOSFET的內(nèi)部柵極電阻和電路的外部柵極驅(qū)動(dòng)電阻。Cgd_ext是電路的寄生柵極-漏極電容。LD、LS和LG是印刷電路板（PCB）的漏極、源極和柵極走線雜散電感。當(dāng)MOSFET打開(kāi)或關(guān)閉時(shí)，柵極寄生振蕩通過(guò)柵極-漏極電容Cgd和柵極引線電感Lg1在諧振電路內(nèi)發(fā)生。

圖3：包含功率MOSFET內(nèi)外部寄生元件的PFC電路簡(jiǎn)圖

在諧振條件（ωL=1/ωC）下，柵極和源極電壓中生成的震蕩電壓遠(yuǎn)大于驅(qū)動(dòng)電壓。因諧振變化而產(chǎn)生的電壓振蕩與品質(zhì)因數(shù)成正比，Q（=ωL/R=1/ωCR）。當(dāng)MOSFET關(guān)閉時(shí)，漏極寄生電感（LD+Ld1）、柵極-漏極電容Cgd和柵極引線電感Lg1網(wǎng)絡(luò)造成柵極振蕩電壓。如果柵極電阻（RG-ext.+Rg_int.）極小，則Q變大。另外，LS兩端的壓降和Ls1源極雜散電感在柵極-源極電壓中產(chǎn)生振蕩，可用表達(dá)式（1）表示。寄生振蕩可能造成柵源極擊穿、不良EMI、較大開(kāi)關(guān)損耗、柵極控制失效，甚至可能造成MOSFET故障。

優(yōu)化電路設(shè)計(jì)，最大限度地提高超級(jí)結(jié)MOSFET的性能而又不產(chǎn)生負(fù)面影響非常重要。