上下拉電阻的接線方法

如下圖所示：

電阻R12將KEY1網(wǎng)絡(luò)標(biāo)識(shí)上拉到高電平，在按鍵S2沒(méi)有按下的情況下KEY1將被鉗制在高電平，從而避免了引腳懸空而引起的誤動(dòng)作;

下拉電阻如下圖所示：

電阻R29將DIR網(wǎng)絡(luò)標(biāo)識(shí)下拉到低電平，在光耦沒(méi)有導(dǎo)通的情況下DIR將被鉗制在低電平，從而避免了引腳懸空而引起的誤動(dòng)作;

上下拉電阻的作用

提高電路穩(wěn)定性，避免引起誤動(dòng)作。第一圖中的按鍵如果不通過(guò)電阻上拉到高電平，那么在上電瞬間可能就發(fā)生誤動(dòng)作，因?yàn)樵谏想娝查g的引腳電平是不確定的，上拉電阻R12的存在保證了其引腳處于高電平狀態(tài)，而不會(huì)發(fā)生誤動(dòng)作。

提高輸出管腳的帶載能力。受其他外圍電路的影響在輸出高電平時(shí)能力不足，達(dá)不到VCC狀態(tài)，這會(huì)影響整個(gè)系統(tǒng)的正常工作，上拉電阻的存在就可以使管腳的驅(qū)動(dòng)能力增強(qiáng)。這里特別強(qiáng)調(diào)如下：帶片上I2C資源的，其SCL和SDA引腳是開(kāi)漏引腳，如果當(dāng)做普通的GPIO來(lái)用的話，你會(huì)發(fā)現(xiàn)該引腳輸出高電平極不穩(wěn)定甚至因?yàn)樨?fù)載的關(guān)系都無(wú)法正常輸出高電平，這時(shí)候就需要在這兩個(gè)引腳上加上拉電阻了。

上拉或下拉電阻阻值選擇

1. 高低電平的設(shè)定。不同電路的高低電平的門(mén)檻電平會(huì)有不同，電阻應(yīng)適當(dāng)設(shè)定以確保能輸出正確的電平。

2. 驅(qū)動(dòng)能力與功耗的平衡。以上拉電阻為例，一般地說(shuō)，上拉電阻越小，驅(qū)動(dòng)能力越強(qiáng)，但功耗越大

3. 對(duì)于高速電路，過(guò)大的上拉電阻可能邊沿變平緩。上拉電阻和開(kāi)關(guān)管漏源級(jí)之間的電容和下級(jí)電路之間的輸入電容會(huì)形成RC延遲，電阻越大，延遲越大。