內(nèi)容提要:

雙方協(xié)力加速 N3E 和 N2 節(jié)點(diǎn)上的人工智能、超大規(guī)模和移動(dòng) IC 開發(fā)

共同客戶積極使用 N3E 和 N2 的 PDK 進(jìn)行設(shè)計(jì)

支持 TSMC 最新節(jié)點(diǎn)的 Cadence 流程提供了最佳的 PPA、簡(jiǎn)易的模擬數(shù)據(jù)遷移并幫助加快產(chǎn)品上市

楷登電子（美國(guó) Cadence 公司，NASDAQ：CDNS）近日宣布，Cadence 數(shù)字和定制/模擬設(shè)計(jì)流程已通過 TSMC N3E 和 N2 先進(jìn)工藝的設(shè)計(jì)規(guī)則手冊(cè)（DRM）認(rèn)證。兩家公司還發(fā)布了相應(yīng)的 N3E 和 N2 制程設(shè)計(jì)套件（PDK），以加快在上述節(jié)點(diǎn)的移動(dòng)、人工智能和超大規(guī)模計(jì)算的 IC 設(shè)計(jì)創(chuàng)新。客戶已開始積極使用這些新的工藝節(jié)點(diǎn)和經(jīng)過認(rèn)證的 Cadence流程來實(shí)現(xiàn)功率、性能和面積（PPA）目標(biāo)，簡(jiǎn)化模擬遷移過程，并縮短上市時(shí)間。

N3E 和 N2 工藝的數(shù)字全流程認(rèn)證

Cadence 和 TSMC 緊密合作，確保其完整的 RTL-to-GDS 流程符合 TSMC 的 N3E 和 N2 節(jié)點(diǎn)要求，其中包括Innovus Implementation System、Quantus Extraction Solution 和 Quantus Field Solver、TempusTiming Signoff Solution 和 ECO Option、PegasusVerification System、LiberateCharacterization Portfolio、VoltusIC Power Integrity Solution 以及 Voltus-Fi Custom Power Integrity Solution。GenusSynthesis Solution 結(jié)合預(yù)測(cè)性質(zhì)的 iSpatial 技術(shù)也支持最新的 N3E 和 N2 技術(shù)。

完整的 Cadence 數(shù)字實(shí)現(xiàn)和簽核流程支持一系列新的設(shè)計(jì)特征，包括為了在 N3E 節(jié)點(diǎn)上實(shí)現(xiàn)最佳 PPA 結(jié)果，從綜合到簽核工程變更命令（ECO）都可以使用原生的混合單元行優(yōu)化技術(shù)；以及對(duì)單元引腳對(duì)齊和連接的支持。該流程可供客戶快速采用，以便他們體驗(yàn)最新的 TSMC N3E 和 N2 工藝技術(shù)所帶來的優(yōu)勢(shì)。

N3E 和 N2 定制/模擬流程認(rèn)證

Cadence Virtuoso Studio，包括 Virtuoso Schematic Editor、Virtuoso ADE Suite 和 Virtuoso Layout Suite，以及 SpectreSimulation Platform，包括 Spectre X Simulator、Spectre Accelerated Parallel Simulator (APS)、Spectre eXtensive Partitioning Simulator (XPS) 和 Spectre RF Option，這些產(chǎn)品在管理工藝角仿真、統(tǒng)計(jì)分析、設(shè)計(jì)中心化和電路優(yōu)化上均做了改進(jìn)。最新的 Virtuoso ADE Suite 架構(gòu)能夠在現(xiàn)代計(jì)算集群或公有云/私有云中并行運(yùn)行多達(dá)數(shù)千個(gè)仿真點(diǎn)，從而幫助用戶優(yōu)化設(shè)計(jì)。

Virtuoso Layout Suite 包含多項(xiàng)創(chuàng)新，旨在提供更高效的 IC layout，以提供更好的性能和擴(kuò)展性；基于網(wǎng)格的結(jié)構(gòu)化器件擺放方法，在布局、布線、填充和 dummy 的插入上具有互動(dòng)式的助理功能；一個(gè)新的器件級(jí)自動(dòng)布線工具，旨在解決先進(jìn)制程節(jié)點(diǎn)上的挑戰(zhàn)；在 TSMC 先進(jìn)制程節(jié)點(diǎn)上跨節(jié)點(diǎn)移植定制設(shè)計(jì)和 layout，具有增強(qiáng)的模擬遷移和 layout 重用功能；集成的寄生參數(shù)提取和 EM-IR 檢查；以及結(jié)合 Pegasus Verification Solution，進(jìn)行集成式簽核級(jí)別的物理驗(yàn)證能力。

“我們的客戶能夠使用已通過最先進(jìn)的 N3E 和 N2 工藝認(rèn)證的設(shè)計(jì)工具，這至關(guān)重要。他們可以享受最新工藝革新帶來的顯著功耗和性能提升。”TSMC 設(shè)計(jì)基礎(chǔ)設(shè)施管理部主管 Dan Kochpatcharin表示，“通過與 Cadence 的持續(xù)合作，我們一直在尋找新的方法，來為客戶提供價(jià)值。這些客戶每日都在努力將下一代芯片創(chuàng)新帶入生活?！?/p>

“Cadence 和 TSMC 都致力于推動(dòng)技術(shù)進(jìn)步，塑造電子設(shè)計(jì)的未來，助力工程師們實(shí)現(xiàn) PPA 和生產(chǎn)力目標(biāo)，”Cadence 公司資深副總裁兼數(shù)字與簽核事業(yè)部總經(jīng)理 Chin-Chi Teng 博士表示，“隨著芯片需求持續(xù)增長(zhǎng)，創(chuàng)新的步伐也必須跟上。我們非常有信心，使用我們的數(shù)字和定制/模擬設(shè)計(jì)流程，加上 TSMC 的 N3E 和 N2 技術(shù)，客戶一定能夠?qū)崿F(xiàn)設(shè)計(jì)成功。”

Cadence 的數(shù)字和定制/模擬設(shè)計(jì)流程支持 Cadence 的智能系統(tǒng)設(shè)計(jì)（Intelligent System Design）戰(zhàn)略，旨在實(shí)現(xiàn)系統(tǒng)級(jí)芯片（SoC）的卓越設(shè)計(jì)。

關(guān)于 Cadence

Cadence 是電子系統(tǒng)設(shè)計(jì)領(lǐng)域的關(guān)鍵領(lǐng)導(dǎo)者，擁有超過 30 年的計(jì)算軟件專業(yè)積累。基于公司的智能系統(tǒng)設(shè)計(jì)戰(zhàn)略，Cadence 致力于提供軟件、硬件和 IP 產(chǎn)品，助力電子設(shè)計(jì)概念成為現(xiàn)實(shí)。Cadence 的客戶遍布全球，皆為最具創(chuàng)新能力的企業(yè)，他們向超大規(guī)模計(jì)算、5G 通訊、汽車、移動(dòng)設(shè)備、航空、消費(fèi)電子、工業(yè)和醫(yī)療等最具活力的應(yīng)用市場(chǎng)交付從芯片、電路板到完整系統(tǒng)的卓越電子產(chǎn)品。Cadence 已連續(xù)九年名列美國(guó)財(cái)富雜志評(píng)選的 100 家最適合工作的公司。

審核編輯：湯梓紅