長(zhǎng)期以來(lái)，IC測(cè)試的基本挑戰(zhàn)一直保持不變。所有測(cè)試策略的核心是可控性和可觀察性。首先，使用已知的測(cè)試向量控制芯片的狀態(tài)，然后觀察芯片以確定其行為是良好還是錯(cuò)誤。多年來(lái)，已經(jīng)有許多創(chuàng)新使所需的芯片測(cè)試更容易處理。得益于 EDA 社區(qū)的創(chuàng)新，可測(cè)試性設(shè)計(jì) （DFT） 和自動(dòng)測(cè)試模式生成 （ATPG） 為 IC 測(cè)試 的挑戰(zhàn)帶來(lái)了豐富的方法。

當(dāng)前限制

這些方法的主要內(nèi)容是掃描測(cè)試。在這里，普通人字拖被具有雙重用途的掃描人字拖所取代。在正常操作中，它們的功能與任何其他翻牌一樣。然而，當(dāng)啟用掃描模式時(shí)，這些器件形成一個(gè)鏈，允許將測(cè)試向量轉(zhuǎn)移到電路中，基本上將電路的狀態(tài)設(shè)置為已知值。這解決了測(cè)試挑戰(zhàn)的可控性部分。然后，這些觸發(fā)器返回正常工作狀態(tài)，以允許電路處理已知數(shù)據(jù)。然后，重新啟用掃描模式，并將內(nèi)部數(shù)據(jù)值移出電路，以便在芯片的主輸出端口進(jìn)行檢查。這將處理測(cè)試質(zhì)詢的可觀測(cè)性部分。

雖然簡(jiǎn)單而優(yōu)雅，但基于掃描的設(shè)計(jì)有兩個(gè)基本限制。首先，這個(gè)過(guò)程可能很慢，需要許多時(shí)鐘周期來(lái)掃描數(shù)據(jù)，然后掃描出來(lái)進(jìn)行觀察。請(qǐng)記住，您是在生產(chǎn)測(cè)試儀上運(yùn)行這些測(cè)試。這些是非常大且昂貴的設(shè)備，每一秒的使用都會(huì)增加額外的成本。第二個(gè)問(wèn)題是芯片I/O子系統(tǒng)的負(fù)擔(dān)。掃描設(shè)計(jì)需要大量額外的引腳，而芯片I/O通常供不應(yīng)求。因此，支持許多芯片I/O的掃描模式的額外開(kāi)銷可能很麻煩。

目前的方法還有第三個(gè)缺點(diǎn)，相對(duì)較新。如上一篇文章所述，芯片測(cè)試在零件交付時(shí)不再停止。隨著硅生命周期管理（SLM）的興起，從芯片收集數(shù)據(jù)將貫穿其整個(gè)生命周期。這里描述的掃描測(cè)試方法依賴于IC測(cè)試儀提供的大量特殊設(shè)置。外地沒(méi)有這種設(shè)備。

建議的解決方案

解決這些問(wèn)題的新方法隱藏在眾目睽睽之下。I/O幾乎是每個(gè)設(shè)計(jì)的瓶頸，因此高速協(xié)議已成為最小化此問(wèn)題的常用方法。幾乎每個(gè)芯片都有一個(gè)PCIe或USB接口。這些是支持各種 I/O 要求的高性能端口。如果這些端口成為未來(lái)設(shè)計(jì)的新掃描端口會(huì)怎樣？測(cè)試性能將得到增強(qiáng)（成本將下降），引腳電子器件將更簡(jiǎn)單，在現(xiàn)場(chǎng)訪問(wèn)芯片的測(cè)試功能將容易得多。將掃描測(cè)試與系統(tǒng)級(jí)測(cè)試相結(jié)合，還有另一個(gè)潛在的成本優(yōu)勢(shì)。下圖說(shuō)明了為板載 PCIe 接口創(chuàng)建另一種模式的基本方法。

圖 1： 新的測(cè)試訪問(wèn)電子設(shè)備

交付解決方案

Synopsys TestMAX 系列測(cè)試產(chǎn)品于今年 3 月推出。它代表了業(yè)界最全面的測(cè)試解決方案集，可滿足制造測(cè)試要求以及汽車和其他功能安全相關(guān)應(yīng)用的快速發(fā)展的在系統(tǒng)測(cè)試要求。該平臺(tái)提供廣泛的測(cè)試支持，如下所示。

該平臺(tái)的兩個(gè)部分，TestMAX SLT和TestMAX ALE實(shí)現(xiàn)了這種革命性的新掃描測(cè)試方法。讓我們來(lái)看看這是如何工作的。

圖2：TestMAX平臺(tái)

首先，TestMAX SLT在現(xiàn)有的高速接口（HSIO，例如USB，PCIe）和DFT邏輯之間生成前面描述的片上接口，DFT邏輯通常由掃描和壓縮功能組成。然后，TestMAX ALE為HSIO提供類似于軟件設(shè)備驅(qū)動(dòng)程序的軟件接口。它支持操作系統(tǒng)文件 I/O 與驅(qū)動(dòng)主機(jī) HSIO 的軟件層之間的通信。下圖說(shuō)明了完整的端到端雙向路徑。

圖3：一種新的掃描測(cè)試方法

這種方法的好處包括：

高帶寬測(cè)試數(shù)據(jù)，降低測(cè)試成本

引腳數(shù)最少的接口，適用于大多數(shù)設(shè)計(jì)

輕松適應(yīng)支持不同的高速輸入輸出接口 （HSIO）

更簡(jiǎn)單的自動(dòng)測(cè)試儀設(shè)備 （ATE） 引腳電子元件，可降低測(cè)試儀成本

通過(guò)應(yīng)用初始制造測(cè)試（硅生命周期管理支持）確保系統(tǒng)內(nèi)器件的高質(zhì)量

我們對(duì)IC測(cè)試的這種新范式感到非常興奮，并相信它將降低測(cè)試成本，同時(shí)提高質(zhì)量。我們還與測(cè)試領(lǐng)導(dǎo)者愛(ài)德萬(wàn)測(cè)試和泰瑞達(dá)合作，以確保這項(xiàng)新技術(shù)的順利部署。

審核編輯：郭婷