文章來源：Tom聊芯片智造

原文作者：Tom

本文簡單介紹了晶體管結(jié)構(gòu)從Planar FET向MBCFET演變。

芯片制程從微米級進入2納米時代，晶體管架構(gòu)經(jīng)歷了從Planar FET到MBCFET的四次關(guān)鍵演變。這不僅僅是形狀的變化，更是一次次對物理極限的挑戰(zhàn)。從平面晶體管到MBCFET，每一次架構(gòu)演進到底解決了哪些物理瓶頸呢？

最初的Planar FET是二維平面的結(jié)構(gòu)，也叫平面場效應(yīng)晶體管。它的結(jié)構(gòu)很簡單：電子溝道是“趴在”硅片表面上的，而柵極則覆蓋在溝道上方，整個電流的流動，是在晶圓表面上水平進行的。

這種設(shè)計在上世紀(jì)60年代誕生，并迅速成為主流。它構(gòu)成了第一代大規(guī)模集成電路的基礎(chǔ)，在90納米以上的工藝節(jié)點上，表現(xiàn)非常出色，制造也非常成熟。但問題出現(xiàn)在制程繼續(xù)微縮之后。尤其是到了28納米以下，短溝道效應(yīng)開始加劇，柵極對溝道的控制力越來越弱，晶體管就像“關(guān)不干凈的水龍頭”，漏電流不斷上升。結(jié)果就是：功耗變高、發(fā)熱增加、性能瓶頸越來越嚴(yán)重。

于是，在2011年，Intel率先推出了下一代晶體管結(jié)構(gòu)——FinFET，也叫鰭式場效應(yīng)晶體管。其結(jié)構(gòu)看起來像魚的鰭，因此得名FinFET。

你可以把它想象成：把原本“平躺在地上”的電子通道，豎起來變成一根鰭片，柵極不再只是覆蓋在上方，而是從兩側(cè)甚至三面包裹住溝道。

這種三維結(jié)構(gòu)，使用鰭狀的3D結(jié)構(gòu)來增加接觸面積，極大地增強了柵極對電子的控制能力。結(jié)果就是：漏電少了，功耗降了，晶體管還能繼續(xù)縮小，摩爾定律得以延續(xù)。

但FinFET也不是沒有局限。隨著制程逼近5納米，它也遇到瓶頸。最關(guān)鍵的一點是——鰭片寬度是固定的，無法靈活調(diào)整。而當(dāng)我們試圖把鰭片做得更細、更小以適配更先進的制程時，制造難度卻急劇上升，良率、可靠性、一致性都開始受到挑戰(zhàn)。換句話說，F(xiàn)inFET的“鰭”已經(jīng)變得太細、太脆，難以承受未來納米級微縮帶來的復(fù)雜性。

于是，GAAFET就在這種背景下應(yīng)運而生。和FinFET最大的區(qū)別是，GAAFET把溝道變成了極細的納米線，然后讓柵極從四面——上、下、左、右把它完整包裹起來。這樣一來，柵極對電流的控制能力更強，幾乎做到了360度無死角的電場掌控。這使得晶體管在更小尺寸下也能穩(wěn)穩(wěn)“關(guān)掉”，極大降低了漏電流，非常適合5納米以下的制程節(jié)點。

不過，GAAFET的“納米線”雖然控制好，但也太細了，電流通過能力弱，不利于高性能芯片的電流驅(qū)動，限制了它在一些高頻或高負(fù)載場景下的表現(xiàn)。

于是，新一代結(jié)構(gòu)被提出——MBCFET，也叫多橋通道晶體管。

它的核心想法是：把納米線“拉扁”變成一層層“納米片”，然后橫向疊起來，像搭積木一樣堆出多個通道。每一層納米片都被柵極環(huán)繞，不僅保留了GAA的強控能力，還進一步提升了導(dǎo)電能力和驅(qū)動電流。

更重要的是，MBCFET的通道寬度是可調(diào)的，可以根據(jù)設(shè)計需求，靈活權(quán)衡性能與功耗，是FinFET無法做到的。