of the MC8051 IP core. March 2010: Oregano Systems - Design & Consulting GesmbH
2018-07-03 07:03:23
本帖最后由 dmg206 于 2014-9-11 11:21 編輯
請問大家，現(xiàn)在51的IP核（verilog）有哪些版本。最好的是開源免費(fèi)的，在哪里能夠下載到這些IP核。。。
2014-09-11 11:11:22
8051內(nèi)部結(jié)構(gòu)供大家參考。
2013-12-17 08:59:04
IP核生成文件：XilinxAlteraIP 核生成文件：（Xilinx/Altera同） IP 核生成器生成ip 后有兩個文件對我們比較有用，假設(shè)生成了一個 asyn_fifo 的核，則
2012-08-12 12:21:36
本帖最后由 eehome 于 2013-1-5 09:59 編輯
IP核簡介IP核是指：將一些在數(shù)字電路中常用但比較復(fù)雜的功能塊,如FIR濾波器、SDRAM控制器、PCI接口等等設(shè)計成可修改
2011-07-06 14:15:52
IP核簡介IP核是指：將一些在數(shù)字電路中常用但比較復(fù)雜的功能塊,如FIR濾波器、SDRAM控制器、PCI接口等等設(shè)計成可修改參數(shù)的模塊,讓其它用戶可以直接調(diào)用這些模塊,以避免重復(fù)勞動。隨著CPLD
2011-07-15 14:46:14
一個簡單 C51 程序?qū)?51Core 進(jìn)行硬件測試。 本實驗教程的內(nèi)容編排如下： 第 1 章簡單的描述了 MC8051 IP core 的基本結(jié)構(gòu)及一些應(yīng)用說明。 第 2 章詳細(xì)的介紹
2019-05-24 04:35:33
我想問一下，在quartus上直接調(diào)用IP核和在qsys中用IP核有什么區(qū)別？自個有點迷糊了
2017-08-07 10:09:03
我調(diào)用了一個ip核 在下載到芯片中 有一個time-limited的問題 在完成ip核破解之后 還是無法解決 但是我在Google上的找到一個解決方法就是把ip核生成的v文件加到主項目文件中就是上面
2016-05-17 10:28:47
公司現(xiàn)需12bit sar adc的IP核，國內(nèi)有哪些公司提供相關(guān)方面的服務(wù)了？
2015-11-06 08:37:44
用Quartus II 調(diào)用IP核時，在哪可以查看IP核的例程
2014-07-27 20:28:04
Altera_IP核,僅供參考
2016-08-24 16:57:15
我用的是xinlinx spartan6 FPGA,我想知道它的IP核RAM是與FPGA獨(dú)立的，只是集成在了一起呢，還是占用了FPGA的資源來形成一個RAM？如果我以ROM的形式調(diào)用該IP核，在
2013-01-10 17:19:11
如何根據(jù)成本、功耗和性能來選擇微處理器？FPGA結(jié)構(gòu)中硬核和軟核的特點是什么？處理器IP有什么重要性？
2021-04-08 06:16:37
的基礎(chǔ)上，給出了一種仿真調(diào)試方 案；利用該方案指出了其中若干邏輯錯誤并對其進(jìn)行修改，最終完成了修改后IP核的FPGA下載測試。1 OC8051結(jié)構(gòu)分析OpenCores網(wǎng)站提供的OC8051 IP核
2012-08-11 11:41:47
FPGA嵌入8051單片機(jī) IP核編程，編寫的c語言矩陣鍵盤程序可以在stc89c54單片機(jī)上正常工作，但是下載到FPGA中8051單片機(jī)ip核的rom中，不能正常工作，求指教
2013-07-25 21:27:44
大家好，有沒有誰比較熟悉ALTERA公司的VIP系列ip核，我們用該系列IP核中的某些模塊（主要是scaler和interlacer）來實現(xiàn)高清圖像轉(zhuǎn)標(biāo)清圖像（具體就是1080p50轉(zhuǎn)576i30
2015-04-13 14:12:18
在vivado生成ip核后缺少一大片文件，之前是可以用的，中途卸載過Modelsim，用vivado打開過ISE工程，因為工程中很多IP核不能用所以在重新生成過程中發(fā)現(xiàn)了這個問題，還請大神告知是怎么回事？
2023-04-24 23:42:21
網(wǎng)上能找到的資料都是用altera的FPGA做的，有人用過xilinx FPGA搭建8051核嗎？請與我聯(lián)系
2017-06-03 14:59:23
使用altera的FFTIP核的可變流結(jié)構(gòu)進(jìn)行FFT時，輸出為什么跟實際情況是倍數(shù)關(guān)系
2016-09-20 19:18:10
altera公司IP核使用手冊，分享給想學(xué)習(xí)altera公司FPGA的IP核使用的親們~~
2013-02-16 22:40:19
求用sopc builder定制IP核的步驟，是9.0的軟件，假設(shè)硬件代碼已有
2013-09-14 18:35:40
請問哪位高手有ise軟件中的各個ip核的功能介紹
2013-10-08 16:41:25
有哪位大神用過pci ip核，為什么輸入lm_req32請求，pci側(cè)沒有reqn請求輸出呢？
2016-06-27 17:56:59
本帖最后由 ys_1*****8201 于 2016-5-19 14:16 編輯
Quartus IP核破解在完成quartus軟件安裝之后，一般都要進(jìn)行一個軟件破解。對于一般的需求來說
2016-05-19 14:13:09
在quartusII中，應(yīng)用fft ip核時，variable streaming 模式下的bit-reverse（位翻轉(zhuǎn)）是什么意思？煩勞詳細(xì)幫助新手解釋一下，不甚感激
2017-01-09 10:55:59
大家伙，又到了每日學(xué)習(xí)的時間了，今天咱們來聊一聊vivado 調(diào)用IP核。首先咱們來了解一下vivado的IP核，IP核（IP Core）：Vivado中有很多IP核可以直接使用，例如
2018-05-15 12:05:13
有沒有大神可以提供xilinx FPGA的FFT IP核的調(diào)用的verilog 的參考程序，最近在學(xué)習(xí)FFT的IP核的使用，但是仿真結(jié)果有問題，所以想找些參考設(shè)計，謝謝
2016-12-25 17:05:38
十、MC8051軟核在FPGA上的使用本教程內(nèi)容力求以詳細(xì)的步驟和講解讓讀者以最快的方式學(xué)會 MC8051 IP core 的應(yīng)用以及相關(guān)設(shè)計軟件的使用，并激起讀者對 SOPC 技術(shù)的興趣。本實驗
2017-02-17 19:54:23
、定時器和 UART。定時器 0 用來做流水燈控制，從 P1 口輸出；串口波特率(9600b/s)由定時器 1 決定 。 程序清單 2.6 mc8051 IP核測試程序2.4.2 測試步驟將程序清單 2.6
2017-02-17 22:17:50
一個簡單 C51 程序?qū)?51Core 進(jìn)行硬件測試。 本實驗教程的內(nèi)容編排如下： 第 1 章簡單的描述了 MC8051 IP core 的基本結(jié)構(gòu)及一些應(yīng)用說明。 第 2 章詳細(xì)的介紹
2016-03-11 17:59:02
剛剛接觸IP核做FFT，現(xiàn)在用的是FFTV9.0，已經(jīng)建立了一個IP核，但是如何仿真呢？是用quartus自帶軟件，還是要用MATLAB？抑或其他？我用的自帶軟件，但是什么也沒有出來。正確的辦法應(yīng)該怎樣呢，謝謝指點。
2011-04-21 10:22:31
最近在做一個FIR低通濾波器，利用Matlab 產(chǎn)生濾波系數(shù)，導(dǎo)入到Quartus中，再利用其中的FIR IP核進(jìn)行濾波器設(shè)計，在采用分布式全并行結(jié)構(gòu)時，Modelsim 仿真有輸出；如果改為分布式
2018-07-05 08:33:02
quartus ii9.0創(chuàng)建的ip核，生成的一些文件，（.qip、 add_sub_bb.v、add_sub.v）這些文件都有用嗎，想在其他工程里調(diào)用這些IP核，這幾個文件全部要添加嗎？
2013-07-02 17:20:01
核的分類和特點是什么？基于IP核的FPGA設(shè)計方法是什么？
2021-05-08 07:07:01
、ARM的AMBA等。因為核的多樣性，使用完全相同的接口是不現(xiàn)實的，OCP將軟件中的分層概念應(yīng)用到IP核接口，提供一種具有通用結(jié)構(gòu)定義、可擴(kuò)展的接口協(xié)議，方便了IP核與系統(tǒng)的集成。OCP協(xié)議使IP核與系統(tǒng)
2019-06-11 05:00:07
Viterbi譯碼的基本過程,接著根據(jù)Viterbi譯碼器IP核的特點,分別詳細(xì)介紹了并行結(jié)構(gòu)、混合結(jié)構(gòu)和基于混合結(jié)構(gòu)的增信刪余3種Viterbi譯碼器IP核的主要性能和使用方法,并通過應(yīng)用實例給出了譯碼器IP
2010-04-26 16:08:39
基于FPGA的IP核8051上實現(xiàn)TCPIP的設(shè)計
2012-08-06 12:18:28
我畢業(yè)設(shè)計要做一個基于FPGA的IP核的DDS信號發(fā)生器，但是我不會用DDS的IP核，有沒有好人能發(fā)我一份資料如何用IP核的呀。我的瀏覽器下載不了網(wǎng)站上的資料，所以只能發(fā)帖求幫忙了。
2015-03-10 11:46:40
受到業(yè)內(nèi)人士的青睞。本文在分析OpenCores網(wǎng)站提供的一款OC8051IP核的基礎(chǔ)上，給出了一種仿真調(diào)試方案；利用該方案指出了其中若干邏輯錯誤并對其進(jìn)行修改，最終完成了修改后IP核的FPGA下載測試。
2019-07-04 06:02:19
結(jié)構(gòu)相同，采用CMOS工藝，因而常用80C51系列來指代所有具有8051指令系統(tǒng)的單片機(jī)。在80C51系列中，OC8051以架構(gòu)清晰、取指帶寬大、時鐘效率高等諸多優(yōu)點受到業(yè)內(nèi)人士的青睞。
2019-08-13 07:34:07
的多樣性，使用完全相同的接口是不現(xiàn)實的，OCP將軟件中的分層概念應(yīng)用到IP核接口，提供一種具有通用結(jié)構(gòu)定義、可擴(kuò)展的接口協(xié)議，方便了IP核與系統(tǒng)的集成。OCP協(xié)議使IP核與系統(tǒng)的接口與IP核的功能無關(guān)
2018-12-11 11:07:21
結(jié)構(gòu)相同，采用CMOS工藝，因而常用80C51系列來指代所有具有8051指令系統(tǒng)的單片機(jī)。在80C51系列中，OC8051以架構(gòu)清晰、取指帶寬大、時鐘效率高等諸多優(yōu)點受到業(yè)內(nèi)人士的青睞。
2019-08-13 06:10:46
本文在分析OpenCores網(wǎng)站提供的一款OC8051IP核的基礎(chǔ)上，給出了一種仿真調(diào)試方案；利用該方案指出了其中若干邏輯錯誤并對其進(jìn)行修改，最終完成了修改后IP核的FPGA下載測試。
2021-05-08 06:22:32
怎么才能在嵌入FPGA的IP核8051上實現(xiàn)TCP/IP的設(shè)計？
2021-04-29 06:51:27
怎么用FPGA做傅里葉變換，我做2048點的，最好用ip核因為數(shù)據(jù)量比較大。不用ip核也可以，可以看一下你程序的結(jié)構(gòu)。
2015-11-02 15:21:45
的其它設(shè)計部分盡量不相關(guān)。為了滿足上述的要求, 在FPGA中嵌入一個比較理想的選擇, 而這個即通用又控制簡單的IP核最好選擇8051微處理器。
2019-08-26 06:27:15
本文介紹的是基于RISC體系結(jié)構(gòu)的8位高速M(fèi)CUIP軟核的設(shè)計與實現(xiàn)，采用Verilog HDL自上而下地描述了MCUIP軟核的硬件結(jié)構(gòu)，并驗證了設(shè)計的可行性和正確性。在實際硬件電路中，該IP核的運(yùn)行頻率達(dá)到75MHz，可應(yīng)用于高速控制領(lǐng)域。
2021-04-19 07:28:21
我在論壇下了8051IP核源代碼，他是每個模塊的代碼。怎么把它綜合到一個文件。弄成下圖的樣子
2015-04-24 15:15:18
本人FPGA小白一枚，最近使用到FPGA的IP核遇到一個問題。比如說：某個IP，用于計算sin函數(shù)，使用了流水線機(jī)制，所有從輸入到輸出需要20個時鐘周期的延時。另外，還有一個IP，從輸入到輸出需要1
2021-06-19 11:06:07
請問Altera RAM IP核怎么使用？
2022-01-18 06:59:33
(Intellectual Property)核。IP核由相應(yīng)領(lǐng)域的專業(yè)人員設(shè)計，并經(jīng)反復(fù)驗證。IP核的擁有者可通過出售IP獲取利潤。利用IP核，設(shè)計者只需做很少設(shè)計就可實現(xiàn)所需系統(tǒng)?；?b class="flag-6" style="color: red">IP核的模塊化設(shè)計可縮短
2019-07-29 08:33:45
8051單片機(jī)內(nèi)核VHDL源代碼
This is version 1.1. of the MC8051 IP core.
Jan 31st 2002 - Oregano Systems - Design & Consulting GesmbH
2007-11-12 23:00:18
64 8051參考設(shè)計，與其他8051的免費(fèi)IP相比，文檔相對較全，Oregano System 提供
This is version 1.3 of the MC8051 IP core.
2008-05-20 11:34:2084 This is version 1.3 of the MC8051 IP core.
September 2002: Oregano Systems - Design &
2009-05-14 11:29:0225 介紹了基于IP 的可重用的SOC 設(shè)計方法；選用MC8051 IP 核為核心控制器，自主開發(fā)了UART IP 核、I2C IP 核、USB IP 核，采用Wishbone 片上總線架構(gòu)，集成了一個MCU 系統(tǒng)；同時設(shè)計了針對此MCU
2009-11-30 15:06:2033 介紹了系統(tǒng)芯片SOC的概念和M8051 IP軟核的原理，給出了視頻字符疊加器VAD_SOC中M8051 IP軟核的作用，詳細(xì)介紹了I2C主控制器模塊的設(shè)計，給出了功能仿真波形，最后對M8051IP軟核在視頻
2010-07-05 14:31:3347 提出了一種星載IEEE 1394智能終端的設(shè)計方案，介紹了基于MC8051軟核與Actel APA系列FPGA開發(fā)IEEE 1394總線接口的設(shè)計過程與要點，實現(xiàn)了靈活、小型化、易于擴(kuò)展的1394總線接口。
2010-08-06 14:33:3920 設(shè)計了一款基于Avalon總線的8051MCU IP核。它支持MCS-51指令集，優(yōu)化內(nèi)部的結(jié)構(gòu)，通過采用流水線技術(shù)、指令映射技術(shù)、指令預(yù)取技術(shù)、微代碼技術(shù)等極大的提高了IP核的工作速度，使IP
2010-09-28 10:44:0654 關(guān)鍵特性 全可綜合設(shè)計 指令集兼容工業(yè)標(biāo)準(zhǔn)8051微控制器 優(yōu)化的架構(gòu)是該核達(dá)到每操作碼1到4個時鐘 使用全新架構(gòu)速度更快至10倍 用戶可選擇定時器/計數(shù)器以及串口單元的數(shù)目 活動定
2011-04-20 19:40:3791 MC8051 硬件模塊 單片機(jī) 作為一個大型設(shè)計，其內(nèi)核由定時器時鐘管理單元、ALU算數(shù)邏輯單元、串口及控制單元、存儲單元RAM及ROM等模塊組成。 1 時鐘管理單元 MC8051內(nèi)核采用完全同步的時
2012-05-22 11:40:12
2035 
基于Altera公司FPGA芯片EP2C8Q208，嵌入MC8051 IP Core，用C語言對MC8051 IP Core進(jìn)行編程，以其作為控制核心，實現(xiàn)系統(tǒng)控制。在FPGA芯片中，利用Verilog HDL語言進(jìn)行編程，設(shè)計了以MC8051 IP Core為核
2012-11-09 17:30:53213 本教程內(nèi)容力求以詳細(xì)的步驟和講解讓讀者以最快的方式學(xué)會 MC8051 IP core 的應(yīng)用以及相關(guān)設(shè)計軟件的使用，并激起讀者對 SOPC 技術(shù)的興趣。本實驗重點講 8051Core 的應(yīng)用，并通過一個簡
2012-11-13 14:30:21126 文中在FPGA芯片中嵌入MC8051 IP Core，作為控制核心，利用Verilog HDL語言進(jìn)行編程，設(shè)計了以MC8051 IPCore為核心的控制模塊、計數(shù)模塊、鎖存模塊和LCD顯示模塊等模塊電路，采用等精度測量法
2012-12-24 09:51:452011 文中在FPGA芯片中嵌入MC8051 IP Core，作為控制核心，利用Verilog HDL語言進(jìn)行編程，設(shè)計了以MC8051 IPCore為核心的控制模塊、計數(shù)模塊、鎖存模塊和LCD顯示模塊等模塊電路，采用等精度測量法
2013-01-07 11:17:314566 
FPGA MC8051移植 100M頻率計設(shè)計詳細(xì)步驟
2015-11-05 16:17:1521 MC8051_IP核簡單指令的仿真步驟。
2016-05-06 11:47:410 基于8051內(nèi)核IP核的應(yīng)用，感興趣的小伙伴們可以瞧一瞧。
2016-11-11 18:18:321 用戶交互界面設(shè)計的控制核心。采用正弦查找表IP核+D/A的方式實現(xiàn)DDS技術(shù)并產(chǎn)生系統(tǒng)掃頻信號，以異步FIFO作為FPGA與MC8051內(nèi)核之間數(shù)據(jù)傳輸?shù)木彺婺K，同時采用TFT彩屏液晶進(jìn)行顯示界面設(shè)計。 在現(xiàn)代電力電子系統(tǒng)中，隨著內(nèi)場測試和外場維護(hù)工作量的增加，對目前通用的測
2018-01-19 20:36:01308 本設(shè)計采用FPGA技術(shù)，在FPGA中實現(xiàn)8051單片機(jī)的軟核，將外部SPI Flash中的代碼數(shù)據(jù)加載到FPGA內(nèi)部ram，然后復(fù)位 MC8051，實現(xiàn)外部flash啟動MC8051。
2019-06-11 17:47:003 MC8051 IP指令使用資源表說明。
2021-03-28 10:39:318 應(yīng)用MC8051軟核處理器，在FPGA上設(shè)計實現(xiàn)了基于軟核的輻射計的科學(xué)數(shù)據(jù)采集，并通過1553B總線將數(shù)據(jù)傳送到地面接收
2021-04-28 09:29:131609 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論