1、AXI 總線通道，總線和引腳的介紹

AXI接口具有五個獨立的通道：

（1）寫地址通道（AW）：write address channel

（2）寫數(shù)據(jù)通道（ W）： write data channel

（3）寫響應通道（ B） ： write response channel

（4）讀地址通道（AR）：read address channel

（5）讀數(shù)據(jù)通道（ R）： read data channel

五個通道圖為：

讀地址通道和讀數(shù)據(jù)通道

寫地址通道，寫數(shù)據(jù)通道和寫響應通道

讀地址通道的信號：S_AXI_ARADDR，S_AXI_ARPROT，S_AXI_ARVALID，S_AXI_ARREADY；

讀數(shù)據(jù)通道的信號：S_AXI_RDATA，S_AXI_RRESP，S_AXI_RVALID，S_AXI_RREADY；

寫地址通道的信號：S_AXI_AWADDR，S_AXI_AWPROT，S_AXI_AWVALID，S_AXI_AWREADY；

寫數(shù)據(jù)通道的信號：S_AXI_WDATA，S_AXI_WSTRB，S_AXI_WVALID，S_AXI_WREADY；

寫響應通道的信號：S_AXI_BRESP，S_AXI_BVALID，S_AXI_BREADY。

AXI接口的總線寬度：

C_S_AXI_ADDR_WIDTH ： S_AXI數(shù)據(jù)總線的寬度

C_S_AXI_ADDR_WIDTH ： S_AXI 地址總線的寬度

AXI接口的信號詳細說明：

S_AXI_ACLK ： in std_logic;

總線的輸入時鐘信號

S_AXI_ARESETN ： in std_logic;

全局性的復位信號，這個信號低電平有效

S_AXI_AWADDR ： in std_logic_vector（C_S_AXI_ADDR_WIDTH-1 downto 0）;

寫地址通道（由主設備設置發(fā)送到從設備）

S_AXI_AWPROT ： in std_logic_vector（2 downto 0）;

寫通道保護類型，此信號表示事務的特權和安全級別，以及事務是數(shù)據(jù)訪問還是指令訪問。

S_AXI_AWVALID ： in std_logic;

寫地址有效，此信號表示主設備正在發(fā)送有效的寫入地址和控制信息。

S_AXI_AWREADY ： out std_logic;

寫地址就緒。這個信號表明，從設備將接受地址和相關的控制信號。

S_AXI_WDATA ： in std_logic_vector（C_S_AXI_DATA_WIDTH-1 downto 0）;

寫數(shù)據(jù)（由主設備設置傳送到從設備）

S_AXI_WSTRB ： in std_logic_vector（（C_S_AXI_DATA_WIDTH/8）-1 downto 0）;

寫數(shù)據(jù)選通，這個信號表明寫數(shù)據(jù)總線上哪個字節(jié)通道存著有效的數(shù)據(jù)。寫數(shù)據(jù)總線上每八個位對應一個寫選通位

S_AXI_WVALID ： in std_logic;

寫有效，這個信號表明有效的寫數(shù)據(jù)和寫選通可用

S_AXI_WREADY ： out std_logic;

寫準備，這個信號表明從設備可以獲取寫數(shù)據(jù)

S_AXI_BRESP ： out std_logic_vector（1 downto 0）;

寫響應，這個信號表明寫事務的完成狀態(tài)

S_AXI_BVALID ： out std_logic;

寫響應有效。此信號表示信道正在發(fā)出有效的寫響應。

S_AXI_BREADY ： in std_logic;

響應準備，這個信號表明主設備可以接受寫響應

S_AXI_ARADDR ： in std_logic_vector（C_S_AXI_ADDR_WIDTH-1 downto 0）;

讀地址（由主設備設置傳送到從設備）

S_AXI_ARPROT ： in std_logic_vector（2 downto 0）;

讀通道保護類型，此信號表示事務的特權和安全級別，以及事務是數(shù)據(jù)訪問還是指令訪問。

S_AXI_ARVALID ： in std_logic;

讀地址有效，此信號表明讀地址通道正在發(fā)送有效的讀地址和控制信息

S_AXI_ARREADY ： out std_logic;

讀地址準備，這個信號表明從設備已經(jīng)準備接受地址和相關的控制信號

S_AXI_RDATA ： out std_logic_vector（C_S_AXI_DATA_WIDTH-1 downto 0）;

讀數(shù)據(jù)（由從設備設置）

S_AXI_RRESP ： out std_logic_vector（1 downto 0）;

讀響應，此信號表明讀數(shù)據(jù)傳輸?shù)耐瓿蔂顟B(tài)

S_AXI_RVALID ： out std_logic;

讀有效，此信號表明讀數(shù)據(jù)通道正在傳輸需要的讀數(shù)據(jù)

S_AXI_RREADY ： in std_logic

讀準備，此信號表明主設備可以接受讀數(shù)據(jù)和響應信息

2、AXI 總線通道握手信號之間的依賴性

AXI總共有5個通道，每個通道都有一對valid & ready信號，發(fā)送方通過valid信號來指示什么時候數(shù)據(jù)和控制信息有效，接收方通過ready來指示可以接受數(shù)據(jù)和控制信息，傳輸?shù)男畔l(fā)生在vaild和ready同時為高電平的情況下。每個通道之間可以獨立握手，相互之間關系靈活。讀數(shù)據(jù)必須跟在與其數(shù)據(jù)相關聯(lián)的地址之后，寫響應必須在于其相關聯(lián)的寫事務之后出現(xiàn)。

讀事務握手依賴關系如圖：