當(dāng)面臨更高帶寬和更快上市時(shí)間的要求時(shí)，設(shè)計(jì)人員將面臨新的挑戰(zhàn)。較高的數(shù)據(jù)傳輸速率使得更高帶寬成為可能，同時(shí)它們會(huì)限制傳輸距離（由于信道損失增大），使信號(hào)的完整性降級(jí)，并降低制造良率。解決這些挑戰(zhàn)需要時(shí)間和資源，這會(huì)對(duì)系統(tǒng)設(shè)計(jì)進(jìn)度造成負(fù)面影響，更糟糕的是，在設(shè)計(jì)系統(tǒng)時(shí)，這類負(fù)面影響可能并不明顯。
　　通過(guò)在接收器處引入PCI Express 4.0（PCIe 4.0）通路裕量特性，PCI-SIG正在解決該項(xiàng)挑戰(zhàn)，通過(guò)引入該項(xiàng)特性，系統(tǒng)設(shè)計(jì)人員能夠評(píng)估其系統(tǒng)的性能變化容差。通路裕量允許系統(tǒng)設(shè)計(jì)人員使用PCIe 4.0裝置來(lái)測(cè)量每一系統(tǒng)中的可用電氣裕量。在本文中，介紹了通路裕量特性，以及它是如何使設(shè)計(jì)人員按時(shí)交付更健壯系統(tǒng)的。
　　系統(tǒng)中的性能變化
　　PCI Express是一種點(diǎn)對(duì)點(diǎn)互連，它支持內(nèi)部和外部連通性，或是通過(guò)線纜進(jìn)行，板級(jí)連接。有三種常見的板級(jí)連接情形，它們是芯片對(duì)芯片（無(wú)連接器）、單個(gè)板和連接器的擴(kuò)展卡接口、以及帶多個(gè)板和連接器的背板。在復(fù)雜的背板情形下，很多原因都可能會(huì)導(dǎo)致信號(hào)完整性降級(jí)，包括串?dāng)_、反射、不連續(xù)和信道損失。在圖1中，給出了一個(gè)在FR-4印刷電路板（PCB）上的信道損失差異示例，其中，與8 GT/s PCIe 3.0相比，24英寸走線在16 GT/s PCIe 4.0下具有更高的損失。
　　
　　圖1：6”/12”/18”/24” FR-4 6mil條線PCB上的插入損失
　　由于PCB和連接器制造方面的差異，對(duì)于某一插槽中的某一卡，與運(yùn)行在另一插槽上的采用不同制造的另一卡相比，會(huì)具有不同的信號(hào)性能，如圖2所示。由于PCB制造變化，如板層厚度、走線寬度或走線間距，都會(huì)增大信道損失、阻抗和系統(tǒng)噪音。對(duì)于它們中的任一個(gè)或全部，會(huì)影響信號(hào)眼圖的質(zhì)量和打開尺寸。在不同廠家或來(lái)自同一制造商的不同批次之間，可看到這類PCB差異。