Allegro中網(wǎng)絡(luò)表的導(dǎo)入以及回編到Capture中的一些注意事項:網(wǎng)絡(luò)表（Netlist）是溝通電路原理圖和Layout實際板子的橋梁
網(wǎng)絡(luò)表包含的內(nèi)容有零件Pin的連接線關(guān)系以及零件的包裝等基本信息，
Cadence提供的Capture到Allegro新的網(wǎng)絡(luò)表的轉(zhuǎn)發(fā)除了可以把一基本信息帶到PCB
Layout中，還可以把一些layout時用到的設(shè)定、約束通過網(wǎng)絡(luò)表帶到Allegro中，使工程
師在設(shè)計電路時就可以大致了解PCB板子上的布線情況，從而也節(jié)省了Layout工程師的時
間，提高了工作效率！例如：電子工程師可以在原理圖中把一些Power線設(shè)定好最小線
寬，這樣用新轉(zhuǎn)法時就可以直接把設(shè)定帶入Allegro，可以防止Layout工程師疏忽忘了設(shè)
定走線沒有達到要求。
相反把PCB上的信息反饋到原理圖中，這過程一般稱為回編（Backannotation），以保
證實物PCB與原理圖同步。例如：Layout工程師會對PCB上的零件作swap，rename等動作，為了保持PCB與原理圖的統(tǒng)一必須把PCB中更改的內(nèi)容回編到原理圖中。
用Capture設(shè)計的原理圖轉(zhuǎn)入Allegro中有兩種方式：
第一種，第三方軟件導(dǎo)入netlist的方式
第二種，針對Cadence產(chǎn)品的直接導(dǎo)入方式，也稱為新轉(zhuǎn)法
下面內(nèi)容將會對這兩種方式的特定和操作做相應(yīng)介紹。