ARM處理器的工作模式

ARM處理器狀態(tài)

??? ARM微處理器的工作狀態(tài)一般有兩種，并可在兩種狀態(tài)之間切換：
第一種為ARM狀態(tài)，此時處理器執(zhí)行32位的字對齊的ARM指令；
第二種為Thumb狀態(tài)，此時處理器執(zhí)行16位的、半字對齊的Thumb指令。
在程序的執(zhí)行過程中，微處理器可以隨時在兩種工作狀態(tài)之間切換，并且，處理器工作狀態(tài)的轉(zhuǎn)變并不影響處理器的工作模式和相應(yīng)寄存器中的內(nèi)容。但ARM微處理器在開始執(zhí)行代碼時，應(yīng)該處于ARM狀態(tài)。?

ARM處理器狀態(tài)
??? 進入Thumb狀態(tài)：當(dāng)操作數(shù)寄存器的狀態(tài)位（位0）為1時，可以采用執(zhí)行BX指令的方法，使微處理器從ARM狀態(tài)切換到Thumb狀態(tài)。此外，當(dāng)處理器處于Thumb狀態(tài)時發(fā)生異常（如IRQ、FIQ、Undef、Abort、SWI等），則異常處理返回時，自動切換到Thumb狀態(tài)。
??? 進入ARM狀態(tài)：當(dāng)操作數(shù)寄存器的狀態(tài)位為0時，執(zhí)行BX指令時可以使微處理器從Thumb狀態(tài)切換到ARM狀態(tài)。此外，在處理器進行異常處理時，把PC指針放入異常模式鏈接寄存器中，并從異常向量地址開始執(zhí)行程序，也可以使處理器切換到ARM狀態(tài)。

ARM處理器模式
??? ARM微處理器支持7種運行模式，分別為：
用戶模式(usr)：ARM處理器正常的程序執(zhí)行狀態(tài)。
快速中斷模式(fiq)：用于高速數(shù)據(jù)傳輸或通道處理。
外部中斷模式(irq)：用于通用的中斷處理。
管理模式(svc)：操作系統(tǒng)使用的保護模式。
數(shù)據(jù)訪問終止模式(abt)：當(dāng)數(shù)據(jù)或指令預(yù)取終止時進入該模式，可用于虛擬存儲及存儲保護。
系統(tǒng)模式(sys)：運行具有特權(quán)的操作系統(tǒng)任務(wù)。
定義指令中止模式(und)：當(dāng)未定義的指令執(zhí)行時進入該模式，可用于支持硬件協(xié)處理器的軟件仿真。

ARM處理器模式
??? ARM微處理器的運行模式可以通過軟件改變，也可以通過外部中斷或異常處理改變。大多數(shù)的應(yīng)用程序運行在用戶模式下，當(dāng)處理器運行在用戶模式下時，某些被保護的系統(tǒng)資源是不能被訪問的。
??? 除用戶模式以外，其余的所有6種模式稱之為非用戶模式，或特權(quán)模式；其中除去用戶模式和系統(tǒng)模式以外的5種又稱為異常模式，常用于處理中斷或異常，以及需要訪問受保護的系統(tǒng)資源等情況。

ARM寄存器
??? ARM處理器共有37個寄存器。其中包括：31個通用寄存器，包括程序計數(shù)器(PC)在內(nèi)。這些寄存器都是32位寄存器。以及6個32位狀態(tài)寄存器。
關(guān)于寄存器這里就不詳細介紹了，有興趣的人可以上網(wǎng)找找，很多這方面的資料。

異常處理
??? 當(dāng)正常的程序執(zhí)行流程發(fā)生暫時的停止時，稱之為異常，例如處理一個外部的中斷請求。在處理異常之前，當(dāng)前處理器的狀態(tài)必須保留，這樣當(dāng)異常處理完成之后，當(dāng)前程序可以繼續(xù)執(zhí)行。處理器允許多個異常同時發(fā)生，它們將會按固定的優(yōu)先級進行處理。當(dāng)一個異常出現(xiàn)以后，ARM微處理器會執(zhí)行以下幾步操作：

進入異常處理的基本步驟：
將下一條指令的地址存入相應(yīng)連接寄存器LR，以便程序在處理異常返回時能從正確的位置重新開始執(zhí)行。將CPSR復(fù)制到相應(yīng)的SPSR中。根據(jù)異常類型，強制設(shè)置CPSR的運行模式位。
強制PC從相關(guān)的異常向量地址取下一條指令執(zhí)行，從而跳轉(zhuǎn)到相應(yīng)的異常處理程序處。如果異常發(fā)生時，處理器處于Thumb狀態(tài)，則當(dāng)異常向量地址加載入PC時，處理器自動切換到ARM狀態(tài)。
ARM微處理器對異常的響應(yīng)過程用偽碼可以描述為：
R14_ = Return Link
SPSR_= CPSR
CPSR[4:0] = Exception Mode Number
CPSR[5] = 0 ；當(dāng)運行于 ARM 工作狀態(tài)時
If == Reset or FIQ then；當(dāng)響應(yīng) FIQ 異常時，禁止新的 FIQ 異常
CPSR[6] = 1
PSR[7] = 1
PC = Exception Vector Address

異常處理完畢之后，ARM微處理器會執(zhí)行以下幾步操作從異常返回：
將連接寄存器LR的值減去相應(yīng)的偏移量后送到PC中。
將SPSR復(fù)制回CPSR中。
若在進入異常處理時設(shè)置了中斷禁止位，要在此清除。