Actel、Altera、Lattice Semiconductor和Xilinx是目前業(yè)界最主要的四大FPGA供應(yīng)商，為了幫助中國(guó)的應(yīng)用開發(fā)工程師更深入地了解FPGA的具體設(shè)計(jì)訣竅，我們特別邀請(qǐng)到了Altera系統(tǒng)應(yīng)用工程部總監(jiān)Greg Steinke、Xilinx綜合方法經(jīng)理Frederic Rivoallon、Xilinx高級(jí)技術(shù)市場(chǎng)工程師Philippe Garrault、Xilinx產(chǎn)品應(yīng)用工程部高級(jí)經(jīng)理Chris Stinson、Xilinx IP解決方案工程部總監(jiān)Mike Frasier、Lattice Semiconductor應(yīng)用工程部總監(jiān)Bertrand Leigh和軟件產(chǎn)品規(guī)劃經(jīng)理MikeKendrick、Actel公司硅產(chǎn)品市場(chǎng)總監(jiān)Martin Mason和應(yīng)用高級(jí)經(jīng)理Jonathan Alexander為大家傳經(jīng)授道。

　　他們將就一系列大家非常關(guān)心的關(guān)鍵設(shè)計(jì)問題發(fā)表他們的獨(dú)到見解，包括：什么是目前FPGA應(yīng)用工程師面對(duì)的最主要設(shè)計(jì)問題？如何解決？當(dāng)開始一個(gè)新的FPGA設(shè)計(jì)時(shí)，你們會(huì)推薦客戶采用什么樣的流程？對(duì)于I/O信號(hào)分布的處理，你們有什么建議可以提供給客戶？如果你的客戶準(zhǔn)備移植到另外一個(gè)FPGA、ASIC和結(jié)構(gòu)化ASIC之間進(jìn)行抉擇？（下）“》結(jié)構(gòu)化ASIC或ASIC，你會(huì)建議你的客戶如何做？

　　問：目前FPGA應(yīng)用工程師面對(duì)的最主要設(shè)計(jì)問題是什么？如何解決？Actel：當(dāng)用戶通過TAP接口進(jìn)行JTAG測(cè)試或者編程時(shí)我們發(fā)現(xiàn)了許多問題。與目前最先進(jìn)應(yīng)用的邏輯復(fù)雜度和速度相比，TAP接口和指令集是非常簡(jiǎn)單和慢速的。這導(dǎo)致用戶想當(dāng)然地認(rèn)為TAP接口處的信號(hào)完整性沒有問題，甚至設(shè)計(jì)中其他位置的其他信號(hào)也適當(dāng)?shù)剡M(jìn)行了端接。雖然數(shù)據(jù)和時(shí)鐘速率很慢，但是其邊沿速率和其他任何信號(hào)一樣快，因此必須進(jìn)行適當(dāng)?shù)亩私悠ヅ?。此外，我們發(fā)現(xiàn)很多用戶在規(guī)劃減小SSO/SSN問題。