本文詳細(xì)介紹了一種借助VHDL 硬件描述性語(yǔ)言實(shí)現(xiàn)基于FPGA 硬件平臺(tái)的通用微處理器設(shè)計(jì)的完整方案。該型CPU 具有實(shí)現(xiàn)簡(jiǎn)單快捷、成本低、通用性強(qiáng)、擴(kuò)展容易的特性。本文分兩大部分闡述：第一部分給出了該型CPU 詳細(xì)的結(jié)構(gòu)圖、原理說(shuō)明、與相應(yīng)存貯器的連接、存貯器模型以及部分VHDL 源代碼及其分析說(shuō)明;第二部分針對(duì)該型CPU 較強(qiáng)的擴(kuò)展性能，從位擴(kuò)展、功能擴(kuò)展、存貯器容量擴(kuò)展與段式模型以及與外圍電路的連接角度進(jìn)行研究，充分發(fā)揮該型CPU 的潛能，并給出了一個(gè)CPU 協(xié)同外圍電路實(shí)現(xiàn)全自動(dòng)洗衣機(jī)定時(shí)控制的例子。

　　隨著電子技術(shù)的飛速發(fā)展，傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)方式已逐漸被電子設(shè)計(jì)自動(dòng)化（EDA）方法所取代，即利用計(jì)算機(jī)輔助設(shè)計(jì)軟件為工具，采用高密度可編程邏輯器件（PLD）或現(xiàn)場(chǎng)可編程門(mén)陣列FPGA 實(shí)現(xiàn)復(fù)雜數(shù)字系統(tǒng)。本研究基于FPGA 器件，以VHDL 硬件描述語(yǔ)言為手段，給出了一個(gè)通用微處理器的完整設(shè)計(jì)細(xì)節(jié)，并討論了該微處理器的擴(kuò)展辦法及應(yīng)用實(shí)例，為了敘述方便起見(jiàn)，暫定名為DM1 型CPU，并以16 位方式進(jìn)行說(shuō)明。

　　1． DM1 型CPU 及存貯器模型分析

　　1.1 CPU 結(jié)構(gòu)模型