信號的多路復(fù)用是一種常見功能，通常由Xilinx實現(xiàn)工具和設(shè)備充分處理。然而，可能會有一些特別具有挑戰(zhàn)性的設(shè)計，其中考慮不同的復(fù)用技術(shù)并選擇最適合這種情況的技術(shù)是很有幫助的。對設(shè)備特性及其在實現(xiàn)每種復(fù)用技術(shù)方面的適用性的深入理解使設(shè)計者能夠為成功進行結(jié)構(gòu)設(shè)計。本應(yīng)用說明還說明了VHDL和Verilog代碼，這些代碼確保對實現(xiàn)的最大控制，從而產(chǎn)生最可預(yù)測的結(jié)果。

　　您可以從Xilinx網(wǎng)站下載此應(yīng)用程序說明的參考設(shè)計文件。有關(guān)設(shè)計文件的詳細(xì)信息，請參見參考設(shè)計。

　　FPGA是一種具有許多并行交換活動的計算和邏輯基板。例如，在有線網(wǎng)絡(luò)路由系統(tǒng)中，F(xiàn)PGA可以在m:n的倍數(shù)邏輯元件之間有許多布線模式。隨著對高帶寬需求的增加，m和n都可以相對較大，并且，使用，這可能導(dǎo)致一些重要的多路復(fù)用任務(wù)必須執(zhí)行。因此，跨越spartan-6 fpgas、virtex-6 fpgas和7系列fpgas的數(shù)據(jù)路徑路由是系統(tǒng)設(shè)計的基礎(chǔ)部分。

　　有時需要付出超越綜合的努力來確保FPGA實現(xiàn)滿足系統(tǒng)目標(biāo)，例如使用Planahead?設(shè)計工具鎖定位置。作為一種額外的方法，本應(yīng)用說明為系統(tǒng)設(shè)計者提供了有效實現(xiàn)數(shù)據(jù)路由邏輯的新技術(shù)，該技術(shù)只需要ISE設(shè)計套件或Vivado?設(shè)計套件的HDL規(guī)范即可工作。這些技術(shù)同時做兩件事來改進設(shè)計閉包。首先，通過在片內(nèi)壓縮更多的邏輯，而使用較少的通用互連線，可以提高性能。其次，使用更多的邏輯/更少的線來實現(xiàn)會增加結(jié)果的確定性，影響系統(tǒng)設(shè)計的其他方面，包括降低FPGA利用率和用于實現(xiàn)的軟件運行時間。

　　實現(xiàn)更高效的多路復(fù)用和數(shù)據(jù)路由的途徑是首先了解Spartan-6 fpgas、Virtex-6 fpgas和7系列fpgas切片結(jié)構(gòu)的特征，這些特征通常不是通過路由邏輯的行為合成推斷出來的。從這個角度來看，相對簡單的實用技術(shù)在減少資源和減少每比特m:n邏輯的連線方面可以獲得很大的收益。本設(shè)計說明了幾種2N寬的多路復(fù)用器，二進制選擇

　　尺寸不超過2N的多路復(fù)用器、可選數(shù)據(jù)選擇器及其在FPGA中的實現(xiàn)。這些技術(shù)使用FPGA切片中的基本元素（BEL）來形成可重復(fù)使用的單元，這些單元很容易根據(jù)用戶需求進行修改，并且可以在不受用戶約束的情況下放置在FPGA的任何位置。