這是一個(gè)在設(shè)計(jì)中常犯的錯(cuò)誤列表這些錯(cuò)誤常使得你的設(shè)計(jì)不可靠或速度較慢為了提高你的設(shè)計(jì)性能和提高速度的可靠性你必須確定你的設(shè)計(jì)通過所有的這些檢查

　　可靠性。

　　為時(shí)鐘信號(hào)選用全局時(shí)鐘緩沖器BUFG

　　不選用全局時(shí)鐘緩神器的時(shí)鐘將會(huì)引入偏差。

　　只用一個(gè)時(shí)鐘沿來寄存數(shù)據(jù)

　　使用時(shí)鐘的兩個(gè)沿是不可靠的因?yàn)闀r(shí)鐘的某沿或者兩個(gè)沿會(huì)漂移;如果時(shí)鐘有漂移而且你只使用了時(shí)鐘的一個(gè)沿你就降低了時(shí)鐘邊沿漂移的風(fēng)險(xiǎn)。

　　這個(gè)問題可以這樣來解決就是允許CLKDLL自動(dòng)糾正時(shí)鐘的占空比以達(dá)百分之五十的占空比否則強(qiáng)烈建議你只使用一個(gè)時(shí)鐘沿

　　除了用CLKDLL或DCM產(chǎn)生的時(shí)鐘外不要在內(nèi)部產(chǎn)生時(shí)鐘

　　這包括產(chǎn)生門控時(shí)鐘和分頻時(shí)鐘

　　作為替代可以建立時(shí)鐘使能或使用CLKDLL或DCI來產(chǎn)生不同的時(shí)鐘信號(hào)。

　　對(duì)于一個(gè)純同步設(shè)計(jì)建議你在任何可能的情況下只使用一一個(gè)時(shí)鐘

　　不要在內(nèi)部產(chǎn)生異步的控制信號(hào)例如復(fù)位信號(hào)或者置位信號(hào)

　　內(nèi)部產(chǎn)生的異步控制信號(hào)會(huì)產(chǎn)生毛刺

　　作為替代可以產(chǎn)生一一個(gè)同步的復(fù)位/置位信號(hào)這個(gè)信號(hào)的譯碼要比需要作用的時(shí)刻提前一個(gè)時(shí)鐘周期

　　不要使用沒有相位關(guān)系的多個(gè)時(shí)鐘

　　。你也許并不總能避免這個(gè)條件在這些情況下確定你已使用了適當(dāng)?shù)耐诫娐穪砜缭綍r(shí)鐘域

　　不要使用沒有相位關(guān)系的多個(gè)時(shí)鐘

　　再次你也許并不總能避免這個(gè)條件相反許多設(shè)計(jì)都需要這樣在這些情況下確定你已適當(dāng)?shù)丶s束了跨越時(shí)鐘域的路徑

　　不要使用內(nèi)部鎖存器

　　內(nèi)部鎖存器會(huì)混淆時(shí)序而且常常會(huì)引入另外的時(shí)鐘信號(hào)

　　內(nèi)部鎖存器在透明門打開時(shí)可以被看成是組合邏輯但在門被鎖存時(shí)可以被看成是同步元件這將會(huì)混淆時(shí)序分析

　　內(nèi)部鎖存器常常會(huì)引入廣］控時(shí)鐘］控時(shí)鐘會(huì)產(chǎn)生毛刺使得設(shè)計(jì)變得不可靠性能

　　邏輯級(jí)的時(shí)延不要超過時(shí)序預(yù)算的百分之五十

　　每個(gè)路徑邏輯級(jí)時(shí)延可以在邏輯級(jí)時(shí)序報(bào)告或布局后時(shí)序報(bào)告中找到詳細(xì)分析了每個(gè)路徑之后時(shí)序分析器將生成每個(gè)路徑時(shí)延的統(tǒng)計(jì)量檢查-：下總共的邏輯級(jí)時(shí)延超過了你的時(shí)序預(yù)算的百分之五十嗎？