任何一個(gè)嵌入式系統(tǒng)級(jí)的設(shè)計(jì)都離不開(kāi)中斷，對(duì)于擁有雙cotex-A9 的Zynq來(lái)說(shuō)也一樣。Zynq 的中斷設(shè)計(jì)由ARM 與GIC pl390 中斷控制器組成，用于接收IOP（I/Operipherals）與PL 的信號(hào)。如下圖所示，CPU 中的中斷分為PPIs（private peripheral interrupts），SGIs（software generated interrupts） 與SPIs（shared peripheral interrupts） 其中， 通過(guò)寫GIC（generic interrupt controller） 的寄存器來(lái)產(chǎn)生SGIs。從Xilinx 給出的ug585 手冊(cè)中可以清晰的看出GIC 與PPIs，SCIs，SPIs的關(guān)系。GIC 可以管理從PS與PL 部分產(chǎn)生的中斷，并且對(duì)其使能， 優(yōu)先級(jí)等作出設(shè)置， 與普通ARM 相同，所有的中斷都會(huì)賦予一個(gè)中斷ID ，用作CPU 的相應(yīng)。

　　對(duì)于SPIs 來(lái)說(shuō)，其中斷源也可以從任意子系統(tǒng)PS中的IOP 或者PL 部分的信號(hào)產(chǎn)生。下圖為中斷控制器的框圖，更能夠體現(xiàn)出PPIs，SPIs，SGIs的關(guān)系，中斷響應(yīng)后會(huì)從與之對(duì)應(yīng)的CPU 接口進(jìn)行處理。

　　下面就分別來(lái)說(shuō)說(shuō)這三種中斷，對(duì)于SGIs 來(lái)說(shuō)，每一個(gè)CPU 核可以通過(guò)SGIs 來(lái)響應(yīng)自己的，其他的或者兩個(gè)CPU 核的中斷，通過(guò)寫ICDSGIR 控制器來(lái)控制SGIs，ICDICFR0是控制SGIs 優(yōu)先級(jí)及觸發(fā)條件的寄存器，這是一個(gè)只讀寄存器，由此我們可以看出SGIs的觸發(fā)條件是上升沿，不可以進(jìn)行更改。

?