現(xiàn)代計算機(jī)與通訊系統(tǒng)電子設(shè)備中廣泛使用了數(shù)字信號處理專用集成電路，它們主要用于數(shù)字信號傳輸中所必需的濾波、變換、加密、解密、編碼、解碼、糾檢錯、壓縮、解壓縮等操作。這些處理工作從本質(zhì)上說都是數(shù)學(xué)運(yùn)算。從原則上講，它們完全可以用計算機(jī)或微處理器來完成。這就是為什么我們常用C、Pascal 或匯編語言來編寫程序，以研究算法的合理性和有效性的道理。

　　在數(shù)字信號處理的領(lǐng)域內(nèi)有相當(dāng)大的一部分工作是可以事后處理的。我們可以利用通用的計算機(jī)系統(tǒng)來處理這類問題。如在石油地質(zhì)調(diào)查中，我們通過鉆探和一系列的爆破，記錄下各種地層的回波數(shù)據(jù)，然后用計算機(jī)對這些數(shù)據(jù)進(jìn)行處理，去除噪聲等無用信息，最后我們可以得到地層的構(gòu)造，從而找到埋藏的石油。因?yàn)榈貙硬粫趲啄陜?nèi)有明顯的變化，因此花幾十天的時間把地層的構(gòu)造分析清楚也能滿足要求。這種類型的數(shù)字信號處理是非實(shí)時的，用通用的計算機(jī)就能滿足需要。

　　還有一類數(shù)字信號處理必須在規(guī)定的時間內(nèi)完成，如在軍用無線通信系統(tǒng)和機(jī)載雷達(dá)系統(tǒng)中我們常常需要對檢測到的微弱信號增強(qiáng)、加密、編碼、壓縮，在接收端必須及時地解壓縮、解碼和解密并重現(xiàn)清晰的信號。我們很難想象用一個通用的計算機(jī)系統(tǒng)來完成這項工作，因此，我們不得不自行設(shè)計非常輕便小巧的高速專用硬件系統(tǒng)來完成該任務(wù)。

　　有的數(shù)字信號處理對時間的要求非?？量蹋灾劣谟酶咚俚耐ㄓ梦⑻幚砥?a target='_blank' class='arckwlink_none'>芯片也無法在規(guī)定的時間內(nèi)完成必須的運(yùn)算。我們必須為這樣的運(yùn)算設(shè)計專用的硬線邏輯電路，這可以在高速FPGA 器件上實(shí)現(xiàn)或制成高速專用集成電路。這是因?yàn)橥ㄓ梦⑻幚砥餍酒菫橐话隳康亩O(shè)計的，運(yùn)算的步驟必須通過程序編譯后生成的機(jī)器碼指令加載到存貯器中，然后在微處理器芯片控制下，按時鐘的節(jié)拍，逐條取出指令、分析指令，然后執(zhí)行指令，直至程序

　　的結(jié)束。微處理器芯片中的內(nèi)部總線和運(yùn)算部件也是為通用的目的而設(shè)計，即使是專為信號處理而設(shè)計的通用微處理器，因?yàn)樗耐ㄓ眯裕膊豢赡転槟骋粋€特殊的算法來設(shè)計一系列的專用的運(yùn)算電路，而且其內(nèi)部總線的寬度也不能隨意改變，只有通過改變程序，才能實(shí)現(xiàn)這個特殊的算法。因而其運(yùn)算速度就受到限制。

　　本章的目的是想通過對數(shù)字信號處理、計算（Computing）、算法和數(shù)據(jù)結(jié)構(gòu)、編程語言和程序、體系結(jié)構(gòu)和硬線邏輯等基本概念的介紹，了解算法與硬線邏輯之間的關(guān)系從而引入利用Verilog HDL 硬件描述語言設(shè)計復(fù)雜的數(shù)字邏輯系統(tǒng)的概念和方法。向讀者展示一種九十年代才真正開始在美國等先進(jìn)的工業(yè)國家逐步推廣的數(shù)字邏輯系統(tǒng)的設(shè)計方法。借助于這種方法，在電路設(shè)計自動化仿真和綜合工具的幫助下，只要我們對并行的計算結(jié)構(gòu)有貢獻(xiàn)。

　　大規(guī)模集成電路設(shè)計制造技術(shù)和數(shù)字信號處理技術(shù)，近三十年來，各自得到了迅速的發(fā)展。這兩個表面上看來沒有什么關(guān)系的技術(shù)領(lǐng)域?qū)嵸|(zhì)上是緊密相關(guān)的。因?yàn)閿?shù)字信號處理系統(tǒng)往往要進(jìn)行一些復(fù)雜的數(shù)學(xué)運(yùn)算和數(shù)據(jù)的處理，并且又有實(shí)時響應(yīng)的要求，它們通常是由高速專用數(shù)字邏輯系統(tǒng)或?qū)Ｓ脭?shù)字信號處理器所構(gòu)成，電路是相當(dāng)復(fù)雜的。因此只有在高速大規(guī)模集成電路設(shè)計制造技術(shù)進(jìn)步的基礎(chǔ)上，才有可能實(shí)現(xiàn)真正有意義的實(shí)時數(shù)字信號處理系統(tǒng)。對實(shí)時數(shù)字信號處理系統(tǒng)的要求不斷提高，也推動了高速大規(guī)模集成電路設(shè)計制造技術(shù)的進(jìn)步。現(xiàn)代專用集成電路的設(shè)計是借助于電子電路設(shè)計自動化（EDA）工具完成的。學(xué)習(xí)和掌握硬件描述語言（HDL）是使用電子電路設(shè)計自動化（EDA）工具的基礎(chǔ)。