為了盡量減小單板設(shè)計的串擾問題，PCB設(shè)計完成之后一般要對線間距3W規(guī)則進行一次規(guī)則檢查。一般的處理方法是直接設(shè)置線與線的間距規(guī)則，但是這種方法的一個弊端是差分線間距（間距設(shè)置大小不滿足3W規(guī)則的設(shè)置）也會DRC報錯，產(chǎn)生很多DRC報告，難以分辨，如圖12-23所示。 圖12-23 ?DRC報告 如何解決這個問題呢？可以利用Altium Designer的高級規(guī)則編輯功能，對差分線進行過濾。 （1）按快捷鍵“DR”，進入PCB規(guī)則及約束編輯器，新建一個間距規(guī)則，并把優(yōu)先級設(shè)置到第一位。 （2）如圖12-24所示，在“Where The First Object Matches”處選擇“Custom Query”，進入用戶自定義界面，然后再選擇“查詢助手......”，自定義幫助菜單。 圖12-24 ?規(guī)則的設(shè)置 （3）PCB規(guī)則及約束編輯器中存在高級工具菜單欄，包含“ ”“-”“*”等。這些可用于編輯高級規(guī)則，這其實和編寫C語言代碼類似。由于高級代碼的使用頻率較低，在此不做說明，如果讀者想了解可以參考Altium Designer的官方文檔，弄清楚每一個代碼的含義再進行編輯。在此，在自定義代碼編輯框中輸入“istrack>(InDifferentialPairClass('All Differential Pairs'))”，表示的含義是不包含差分走線的導(dǎo)線。 （4）在“Where The Second Object Matches”處適配“IsTrack”，那么整個規(guī)則的含義表述為除了差分線之外的導(dǎo)線和導(dǎo)線之間的距離。 （5）按快捷鍵“TDR”，重新運行DRC，可以得到如圖12-25所示的結(jié)果，差分線之間的間距只有8.6mil，不滿足設(shè)計的3W規(guī)則12mil，但是不再進行報錯。 圖12-25 ?走線間距規(guī)則報告 (mbbeetchina)