模／數(shù)轉(zhuǎn)換器（analog-to-digital converter，ADC）是片上系統(tǒng)（system-o n-chip，SoC）中必不可少的組成部分，常見的結(jié)構(gòu)類型有逐次逼近ADC、全并行ADC、流水線ADC等，其都是在模擬域通過直接將模擬輸入與基準(zhǔn)進(jìn)行比較的方式完成數(shù)字量化。隨著集成電路工藝尺寸減小到納米級(jí)，SoC電源電壓的不斷減小，特別在穿戴式、植入式的生物醫(yī)療電子方面，低電源電壓（≤0.5 V）的設(shè)計(jì)非常普遍。在低電源電壓下，受限于比較器的比較精度，直接完成對(duì)模擬輸入電壓的量化已十分困難。因此，如何解決供電電壓下降問題成為ADC設(shè)計(jì)的關(guān)鍵。

　　模擬-時(shí)間-數(shù)字型（ analog-time-digital，ATD）ADC將整個(gè)模／數(shù)轉(zhuǎn)換過程分為模擬／時(shí)間轉(zhuǎn)換（analog-to-time conversion．ATC）和時(shí)間—數(shù)字轉(zhuǎn)換（ time-to-digital conversion．TDC）兩個(gè)階段進(jìn)行，可把模擬輸入信號(hào)轉(zhuǎn)換到時(shí)間域進(jìn)行量化。本文通過討論模擬／時(shí)間轉(zhuǎn)換和時(shí)間／數(shù)字轉(zhuǎn)換相結(jié)合的模／數(shù)轉(zhuǎn)換器，分析基于電壓控制振蕩器（voltage controlled　oscillator．VCO）的ADC、基于脈沖寬度調(diào)節(jié)（pulse width modulation．PWM）的ADC和基于時(shí)間延遲的ADC3 種結(jié)構(gòu)的工作原理、各自優(yōu)缺點(diǎn)和應(yīng)用方向，總結(jié)ATD型ADC的發(fā)展現(xiàn)狀，展望其在低壓低功耗SoC中的應(yīng)用前景。