完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > 可編程邏輯
邏輯器件可分為兩大類 – 固定邏輯器件和可編程邏輯器件。正如其命名一樣,固定邏輯器件中的電路是永久性的,它們完成一種或一組功能 —— 一旦制造完成,就無(wú)法改變。
文章:476個(gè) 瀏覽:44742次 帖子:73個(gè)
FPGA 芯片整體架構(gòu)如下所示,大體按照時(shí)鐘域劃分的,即根據(jù)不同的工藝、器件速度和對(duì)應(yīng)的時(shí)鐘進(jìn)行劃分。
FPGA是英文Field-Programmable Gate Array的縮寫,即現(xiàn)場(chǎng)可編程門陣列,它是在可編程陣列邏輯PAL(Programmable...
實(shí)現(xiàn)可編程邏輯電路的三種主要技術(shù)
實(shí)現(xiàn)可編程邏輯電路可以選擇三種主要的技術(shù),它們有兩種主要的特性:是否可重新編程以及是否易失。我們將介紹三種主要的器件,它們是支持可編程電路的技術(shù)基礎(chǔ): ...
實(shí)現(xiàn)可編程邏輯電路可以選擇三種主要的技術(shù),它們有兩種主要的特性:是否可重新編程以及是否易失。我們將介紹三種主要的器件,它們是支持可編程電路的技術(shù)基礎(chǔ): ...
可編程邏輯電路設(shè)計(jì)—如何提高集成電路的可靠性
NBTI是指在較高溫度和負(fù)偏壓下,pMOS界面處的Si-H鍵斷裂產(chǎn)生界面陷阱,柵氧化層陷阱也會(huì)俘獲空穴,這些都會(huì)引起pMOS閾值電壓漂移,導(dǎo)致電路因時(shí)序...
可編程邏輯電路設(shè)計(jì)—可制造性設(shè)計(jì)DFM
隨著集成電路工藝進(jìn)入納米尺度,集成電路制造面臨日益嚴(yán)重的挑戰(zhàn)。例如,采用193nm波長(zhǎng)光源的亞波長(zhǎng)光刻導(dǎo)致硅片圖形嚴(yán)重畸變,化學(xué)機(jī)械拋光工藝導(dǎo)致互連線在...
版圖驗(yàn)證工具不僅要支持扁平化驗(yàn)證,而且要支持層次化驗(yàn)證。扁平化驗(yàn)證是版圖驗(yàn)證工具的基礎(chǔ);層次化驗(yàn)證充分利用版圖層次,可以有效避免重復(fù)報(bào)錯(cuò)和提高處理版圖的...
自從商業(yè)上可行的 FPGA 出現(xiàn)以來(lái),嵌入式設(shè)計(jì)人員就已經(jīng)實(shí)現(xiàn)了異構(gòu)架構(gòu)。最初,F(xiàn)PGA 主要用作處理系統(tǒng)、外設(shè)和 I/O 之間接口的粘合邏輯。但隨著 ...
執(zhí)行算法邏輯(加、減、乘、除及復(fù)雜的組合運(yùn)算)優(yōu)化。例如,乘法器有多種實(shí)現(xiàn)方式, 相應(yīng)地會(huì)產(chǎn)生多種時(shí)序、功耗及面積,如何根據(jù)目標(biāo)設(shè)定選出最合適的結(jié)構(gòu)將對(duì)...
現(xiàn)場(chǎng)可編程門陣列 (FPGA) 是數(shù)字 IC(集成電路),使硬件設(shè)計(jì)工程師能夠根據(jù)他們的要求對(duì)定制的數(shù)字邏輯進(jìn)行編程。術(shù)語(yǔ)“現(xiàn)場(chǎng)可編程”意味著IC的數(shù)字...
可編程邏輯芯片EQ6GL9的典型技術(shù)參數(shù)
中科億海微神針系列可編程邏輯芯片EQ6GL9具有小尺寸和超低靜態(tài)功耗的顯著優(yōu)勢(shì),最小尺寸為11mm×11mm,最低靜態(tài)電流為2mA,支持塑封和陶封兩種封...
使用PCAM和Display Port添加IP內(nèi)核展示FPGA處理圖像的能力
在這個(gè)項(xiàng)目中,我們將探索使用 PCAM(FMC擴(kuò)展板) 和 Display Port 建立和運(yùn)行圖像處理。然后,我們可以添加圖像處理 IP 內(nèi)核以進(jìn)一步...
如何開始做可編程邏輯設(shè)計(jì)的架構(gòu)?
高效的架構(gòu)和實(shí)現(xiàn)應(yīng)盡可能利用供應(yīng)商的現(xiàn)有IP核。確定可以在整個(gè)體系結(jié)構(gòu)中重用的模塊也是明智的,例如控制算法或通信總線。我的設(shè)計(jì)中有3個(gè)FPGA需要構(gòu)建,...
基于FPGA的可重構(gòu)計(jì)算平臺(tái)設(shè)計(jì)
在計(jì)算機(jī)與電子產(chǎn)品的世界中,我們習(xí)慣于通過(guò)兩種截然不同的方法實(shí)現(xiàn)計(jì)算:硬件以及軟件。計(jì)算機(jī)硬件,比如專用集成電路(ASIC),為關(guān)鍵任務(wù)提供了運(yùn)算快速與...
如何開展FPGA/SoC架構(gòu)設(shè)計(jì)工作
在我寫的大多數(shù)博客里,都演示或解釋了FPGA/SoC的設(shè)計(jì)細(xì)節(jié)技術(shù)。但是這篇文章將有所不同,因?yàn)樵谶@里我要提出另外一個(gè)問(wèn)題。
可自定義的片上外設(shè)顛覆傳統(tǒng)邏輯,TI助力工程師發(fā)揮創(chuàng)造力
現(xiàn)在,有了 C2000? 微控制器 (MCU) 的可配置邏輯塊 (CLB, Configurable Logic Block),這個(gè)愿望已成為現(xiàn)實(shí)。
【自適應(yīng)計(jì)算在機(jī)器人領(lǐng)域的應(yīng)用】連載六:自適應(yīng)計(jì)算平臺(tái)實(shí)現(xiàn)ROS之路
由于機(jī)器人行為建立在 ROS 節(jié)點(diǎn)交互的結(jié)果之上,因此用于這個(gè)用途的加速器通過(guò)從總體上減少 ROS 和 ROS 2 計(jì)算圖數(shù)據(jù)流,顯著影響總時(shí)延。
用于先進(jìn)視頻處理解決方案的現(xiàn)場(chǎng)可編程邏輯門陣列(FPGA)產(chǎn)品與技術(shù)
機(jī)器學(xué)習(xí)處理器是高密度乘法器陣列,帶有支持多種數(shù)字格式的浮點(diǎn)和整數(shù)MAC模塊。機(jī)器學(xué)習(xí)處理器帶有集成的存儲(chǔ)模塊,可以在不使用任何FPGA資源的情況下執(zhí)行...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |