完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>
標簽 > fpga設計
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發(fā)展的產(chǎn)物。
文章:348個 瀏覽:27336次 帖子:90個
成為一名說得過去的FPGA設計者,需要練好5項基本功:仿真、綜合、時序分析、調(diào)試、驗證。
時間數(shù)字轉換(Time-to-Digital Converter,TDC)是一種用來測量時間的電路,它將連續(xù)的時間信號轉換為數(shù)字信號,從而實現(xiàn)時間測量的數(shù)字化。
如何實現(xiàn)一種基于FPGA全數(shù)字高碼率QPSK調(diào)制設計?
調(diào)制信號的符號速率達到500Mbps,根據(jù)奈奎斯特采樣定理,DA的采樣頻率采用2Gbps。
2023-09-22 標簽:濾波器FPGA設計調(diào)制解調(diào)器 2889 0
基于單光子探測的時間相關計數(shù)TCSPC設計實現(xiàn)
TCSPC時間相關單光子計數(shù)技術是一種成熟且通用的單光子計數(shù)技術,是一種功能強大的分析方法,目前廣泛應用于熒光壽命測量、時間分辨光譜、熒光壽命成像、飛行...
2023-09-22 標簽:FPGA設計存儲器數(shù)字轉換器 8355 3
Mojo v3 FPGA板與16x2 LCD模塊是如何進行連接的呢?
在本教程中,我們將使用Verilog HDL設計一個數(shù)字電路,該電路與基于HD44780 LCD控制器/驅(qū)動芯片的通用LCD模塊連接。Mojo V3 F...
說起亞穩(wěn)態(tài),首先我們先來了解一下什么叫做亞穩(wěn)態(tài)。亞穩(wěn)態(tài)現(xiàn)象:信號在無關信號或者異步時鐘域之間傳輸時導致數(shù)字器件失效的一種現(xiàn)象。
Vivado是Xilinx公司2012年推出的新一代集成開發(fā)環(huán)境,它強調(diào)系統(tǒng)級的設計思想及以IP為核心的設計理念,突出IP核在數(shù)字系統(tǒng)設計中的作用。
確定算法:首先,你需要確保要移植的C語言算法是合適的。FPGA適合并行計算和高度可定制的應用。因此,你需要選擇一個適合FPGA實現(xiàn)的算法。
編輯推薦廠商產(chǎn)品技術軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術 | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |