如何利用萊迪思宏設計流程縮短FPGA設計周期

隨著FPGA密度和復雜性的提高，設計團隊會將之前由其他類型的半導體（如ASIC和MCU）處理的設計遷移到這些更復雜的FPGA上。

2023-07-06 標簽：濾波器FPGA設計寄存器 685 0

FSBL的數(shù)據(jù)段和代碼段如何連接？

搞懂數(shù)據(jù)段和代碼段是如何被鏈接成一個二進制文件的，這應該是每一個ARM程序員必須搞清楚的一個事情。

2023-07-06 標簽：armFPGA設計存儲器 1819 0

動態(tài)時鐘的使用

時鐘是每個 FPGA 設計的核心。如果我們正確地設計時鐘架構(gòu)、沒有 CDC 問題并正確進行約束設計，就可以減少與工具斗爭的時間。

2023-07-05 標簽：FPGA設計寄存器CDC 1644 0

FPGA設計流程

FPGA的設計流程主要包括HDL代碼編寫、RTL綜合、布局布線、靜態(tài)時序分析、生成下載文件。下面將逐一介紹各部分。下面是FPGA設計的流程圖。

2023-07-04 標簽：fpgaFPGA設計HDL 1784 0

總結(jié)一下在時序分析中的基本概念及基本術(shù)語

下圖是一個經(jīng)典時序分析模型，無論寄存器A與寄存器B是否在同一個芯片中，下列概念均適用。

2023-07-03 標簽：FPGA設計寄存器時序分析 1347 0

詳解從均值濾波到非局部均值濾波算法的原理及實現(xiàn)方式

圖像降噪處理主要分為2D（空域）與3D降噪（時域/多幀），而2D降噪由于相關(guān)的實現(xiàn)算法豐富，效果各異，初學入門有著豐富的研究價值。

2023-07-03 標簽：濾波器FPGA設計比較器 2688 0

如何用FPGA并行高速運算實現(xiàn)實時的引導濾波算法？

首先，給出上篇中最后的matlab 引導濾波的代碼，如下所示。

2023-07-03 標簽：傳感器濾波器FPGA設計 2858 0

fpga設計流程包含哪幾個部分

FPGA是一種可編程芯片，因此FPGA的設計方法包括硬件設計和軟件設計兩部分。硬件包括FPGA芯片電路、存儲器、輸入輸出接口電路等器件。軟件是對應的VH...

2023-07-03 標簽：fpgaFPGA設計可編程芯片 1982 0

AMBA4—“無聊的”Narrow transfers

AMBA總線無論FPGA還是ASIC，應該都是比較常用的一組總線協(xié)議。對于其中的協(xié)議，有一種傳輸格式叫Narrow Transfers，頗有些“無聊”～

2023-06-30 標簽：FPGA設計AMBA總線ASIC技術(shù) 1053 0

眨眼學會PWM

所謂PWM，就是用高電平時間和波形周期的比值代表某個數(shù)。

2023-06-28 標簽：FPGA設計電機控制PWM 1040 1

testbench是什么? testbench測試的機制是什么?

廢話不多說直接上干貨，testbench就是對寫的FPGA文件進行測試的文件，可以是verilog也可以是VHDL。

2023-06-28 標簽：FPGA設計交換機VHDL語言 5911 0

verilog實現(xiàn)簡單分頻器的方案

偶數(shù)分頻最為簡單，很容易用模為N的計數(shù)器實現(xiàn)50%占空比的時鐘信號，即每次計數(shù)滿N（計到N-1）時輸出時鐘信號翻轉(zhuǎn)。

2023-06-28 標簽：FPGA設計分頻器計數(shù)器 2719 0

FPGAer淺入淺出DDR

對于DDR的理解，最初簡單的以為無非一個大的數(shù)組，我會接口使用就OK了。

2023-06-28 標簽：FPGA設計DDRDRAM芯片 1304 0

請問FPGA數(shù)字IO如何實現(xiàn)DAC功能呢？

假設方波頻率為f0。橫軸諧波次數(shù)為0的柱狀圖代表直流分量的幅值，也就是方波的平均電壓（與占空比有關(guān)），諧波次數(shù)為1代表頻率為f0的正弦波分量的幅值，3代...

2023-06-28 標簽：濾波器FPGA設計低通濾波器 710 0

教你怎么用負反饋控制實現(xiàn)純數(shù)字鎖相環(huán)

首先我們做一個模塊，輸入信號T，代表輸出時鐘周期，輸出時鐘周期嚴格等于T，對于熟悉FPGA的小伙伴應該很容易。

2023-06-28 標簽：鎖相環(huán)FPGA設計負反饋電路 1183 0

介紹CPLD和FPGA的基本結(jié)構(gòu)

CPLD是復雜可編程邏輯器件（Complex Programable Logic Device）的簡稱，F(xiàn)PGA是現(xiàn)場可編程門陣列（Field Prog...

2023-06-28 標簽：FPGA設計嵌入式系統(tǒng)SERDES收發(fā)器 4559 0

CPLD與FPGA之間的區(qū)別在哪呢？

CPLD和FPGA都是由邏輯陣列模塊構(gòu)成的，但是CPLD的LAB基于乘積和宏單元，而FPGA的LAB使用基于LUT的邏輯單元。

2023-06-28 標簽：FPGA設計D觸發(fā)器LUT 1739 0

MIPI DPHY&CPHY接口描述及FPGA實現(xiàn)要點

MIPI是移動領(lǐng)域最主流的視頻傳輸接口規(guī)范，沒有之一，目前應用最廣泛的是MIPIDPHY和MIPI CPHY兩組協(xié)議簇（另外還有MIPI MPHY，屬于...

2023-06-28 標簽：傳感器FPGA設計編碼器 5886 0

Zynq高速串行CMOS接口的設計與實現(xiàn)

現(xiàn)在CMOS傳感器的分辨率越來越大，對應的，對數(shù)據(jù)傳輸接口的要求也越來越高。

2023-06-28 標簽：轉(zhuǎn)換器FPGA設計寄存器 3811 0