完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。
文章:5870個 瀏覽:617887次 帖子:7903個
基于FPGA LMS算法的自適應(yīng)濾波器設(shè)計
自適應(yīng)濾波是近幾十年發(fā)展起來的信號處理理論的的新分支。隨著人們在該領(lǐng)域研究的不斷深入,自適應(yīng)處理的理論和技術(shù)日趨完善,其應(yīng)用領(lǐng)域也越來越廣泛。自適應(yīng)濾波...
2025-07-10 標(biāo)簽:FPGALMS算法自適應(yīng)濾波器 587 0
隨著人工智能的發(fā)展,神經(jīng)網(wǎng)絡(luò)正被逐步應(yīng)用于智能安防、自動駕駛、醫(yī)療等各行各業(yè)。目標(biāo)識別作為人工智能的一項重要應(yīng)用也擁有著巨大的前景,隨著深度學(xué)習(xí)的普及和...
2025-07-10 標(biāo)簽:FPGA神經(jīng)網(wǎng)絡(luò)目標(biāo)檢測 521 0
本設(shè)計中,計劃實現(xiàn)對文件的壓縮及解壓,同時優(yōu)化壓縮中所涉及的信號處理和計算密集型功能,實現(xiàn)對其的加速處理。本設(shè)計的最終目標(biāo)是證明在充分并行化的硬件體系結(jié)...
RTL級機(jī)器人電機(jī)控制器的FPGA設(shè)計
借助Verilog,在FPGA中實現(xiàn)了帶編碼器的兩臺電機(jī)的電機(jī)控制系統(tǒng)的RTL級設(shè)計。
本文講述了AMD UltraScale /UltraScale+ FPGA 原生模式下,異步模式與同步模式的對比及其對時鐘設(shè)置的影響。
Altera FPGA 的PIO IP當(dāng)中bidir和inout選項的區(qū)別
? PIO IP是FPGA 設(shè)計中比較簡單常用的IP, 當(dāng)設(shè)置PIO IP的Direction的時候,可以看到有如下4個選項: Input代表這組IO是...
一種集成FPGA和DSP芯粒的異構(gòu)系統(tǒng)級封裝
將多個異構(gòu)芯粒集成在一起進(jìn)行封裝是一種具有廣闊前景且成本效益高的策略,它能夠構(gòu)建出既靈活又可擴(kuò)展的系統(tǒng),并且能有效加速多樣化的工作負(fù)載。
NVMe IP高速傳輸卻不依賴XDMA設(shè)計之五:DMA 控制單元設(shè)計
DMA 控制單元負(fù)責(zé)控制 DMA 傳輸事務(wù), 該單元承擔(dān)了 DMA 事務(wù)到 NVMe 事務(wù)的轉(zhuǎn)換任務(wù), 使用戶對數(shù)據(jù)傳輸事務(wù)的控制更加簡單快捷。 DMA...
TPU深度解析 一文搞懂 TPU 谷歌專用集成電路(ASIC)
簡單來說,TPU 是谷歌的專用集成電路 (ASIC),專注于兩個因素:極高的矩陣乘法吞吐量 + 高能效。TPU 的主要優(yōu)勢在于其可擴(kuò)展性。這是通過硬件(...
Altera Agilex FPGA產(chǎn)品組合介紹
數(shù)據(jù)爆炸式增長正推動新產(chǎn)品需求激增,這些新產(chǎn)品需具備數(shù)據(jù)傳輸、處理和存儲能力,并方便開發(fā)人員從中獲得可執(zhí)行的深度分析,助力他們基于硬件靈活性來應(yīng)對市場需...
利用EasyGo DeskSim快速實現(xiàn)信號輸出
EasyGo DeskSim是一款配置型的實時仿真軟件,它允許用戶將 Simulink 算法程序快速部署到 EasyGo 實時仿真機(jī)上。實時仿真機(jī)支持選...
NVMe IP高速傳輸卻不依賴XDMA設(shè)計之三:系統(tǒng)架構(gòu)
所設(shè)計的新系統(tǒng)架構(gòu)中,Nvme over PCIe IP通過 PCIe 3.0x4 接口連接 NVMe固態(tài)硬盤, 并提供 AXI4-Lite 接口用于系...
基于FPGA的AHT10溫濕度傳感器驅(qū)動設(shè)計
傳感器輸出經(jīng)過標(biāo)定的數(shù)字信號輸出,通過標(biāo)準(zhǔn)的I2C接口傳輸數(shù)據(jù)。
怎么結(jié)合嵌入式,Linux,和FPGA三個方向達(dá)到一個均衡發(fā)展?
在嵌入式領(lǐng)域,不少人都懷揣著讓嵌入式、Linux 和 FPGA 三個方向?qū)崿F(xiàn)均衡發(fā)展的夢想,然而實踐中卻面臨諸多挑戰(zhàn)。就像備受矚目的全棧工程師稚暉君,他...
基于DE1-SOC開發(fā)板的oneAPI實驗教程(2)
上一期我們從oneAPI CLI Samples Browser復(fù)制保存的Simple DMA是基于Quartus Pro的Nios V示例,無法直接用...
基于DE1-SOC開發(fā)板的oneAPI實驗教程(1)
在算力需求爆炸式增長的時代,異構(gòu)計算已成為突破性能瓶頸的首選路徑。然而,多架構(gòu)編程困境、傳統(tǒng)硬件開發(fā)高門檻(如FPGA)、硬件優(yōu)化與算法快速迭代,這些無...
ALINX 國產(chǎn)化 FPGA SoM 核心板選型指南:紫光同創(chuàng) Kosmo2/Titan2/ Logos2/Logos 深度解析
作為紫光同創(chuàng)官方合作伙伴,ALINX 近日發(fā)布基于? Kosmo-2 系列新品 PG2K100 核心板 K100 。 ? 35mm×42mm 的精小尺寸...
2025-06-23 標(biāo)簽:FPGA核心板紫光同創(chuàng) 534 0
PLL技術(shù)在FPGA中的動態(tài)調(diào)頻與展頻功能應(yīng)用
隨著現(xiàn)代電子系統(tǒng)的不斷發(fā)展,時鐘管理成為影響系統(tǒng)性能、穩(wěn)定性和電磁兼容性(EMI)的關(guān)鍵因素之一。在FPGA設(shè)計中,PLL因其高精度、靈活性和可編程性而...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |