完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。
文章:12587個 瀏覽:618119次 帖子:7903個
采用雙閉環(huán)PI和重復(fù)控制方案實現(xiàn)三相逆變器設(shè)計并進行仿真分析
本文利采用雙閉環(huán)PI和重復(fù)控制相結(jié)合的控制方案,首先用雙閉環(huán)PI控制算法,得到高動態(tài)特性的三相交流電,不過不能滿足高質(zhì)量的穩(wěn)態(tài)波形,因為用電壓質(zhì)量要求比...
FPGA學(xué)習(xí)系列:內(nèi)存128M的flash芯片設(shè)計
設(shè)計背景: FLASH閃存閃存的英文名稱是Flash Memory,一般簡稱為Flash,它屬于內(nèi)存器件的一種,是一種不揮發(fā)性( Non-Volatil...
2018-09-14 標(biāo)簽:fpga 1.4萬 0
FPGA學(xué)習(xí)系列:2. 工程project的建立
上一篇說到了軟件的安裝以及破解,還有附帶的網(wǎng)盤里的軟件安裝包都分享給大家了。這一篇咱們就來說一說FPGA工程的建立。 點擊桌面的quar tus 的圖標(biāo)...
通過LPM_ROM模塊和VHDL語言為核心設(shè)計多功能信號發(fā)生器
以FPGA芯片為載體, 通過QuartusII 的LPM_ROM 模塊和VHDL 語言為核心設(shè)計一個多功 能信號發(fā)生器,根據(jù)輸入信號的選擇可以輸出遞增鋸...
可重構(gòu)技術(shù)分析及動態(tài)可重構(gòu)系統(tǒng)設(shè)計
基于SRAM的FPGA的問世標(biāo)志著現(xiàn)代可重構(gòu)技術(shù)的開端,并極大地推動了其發(fā)展??删幊蘁PGA可以根據(jù)不同算法設(shè)計合理的硬件結(jié)構(gòu),以達到提高執(zhí)行效率的目的...
【紫光同創(chuàng)國產(chǎn)FPGA教程】【第十五章】OV5640攝像頭顯示例程
OV5640的寄存器配置是通過FPGA的I2C(也稱為SCCB接口)接口來配置。用戶需要配置正確的寄存器值讓OV5640輸出我們需要的圖像格式,實驗中我...
FPGA幾種電平:TTL,CMOS以及LVTTL,LVCMOS
電路設(shè)計中,經(jīng)常遇到各種不相同的邏輯電平。常見的邏輯電平如下: TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、...
2022-10-27 標(biāo)簽:fpga 1.4萬 0
spwm波形的實現(xiàn)方法 單極性spwm比雙極性優(yōu)缺點
單極性SPWM和雙極性SPWM在應(yīng)用中各有優(yōu)缺點。在具體實踐中,需要根據(jù)系統(tǒng)應(yīng)用的特點和需求,選擇合適的調(diào)制方式。
FPGA的設(shè)計速度、尺寸和復(fù)雜度明顯增加,使得整個設(shè)計流程中的驗證和調(diào)試成為當(dāng)前FPGA系統(tǒng)的關(guān)鍵部分。獲得FPGA內(nèi)部信號有限、FPGA封裝和印刷電...
基于STM32+FPGA的全彩LED顯示屏系統(tǒng)的設(shè)計
本文主要介紹了一種基于STM32+FPGA的全彩LED顯示屏系統(tǒng)的設(shè)計,STM32作為主控芯片,通過以太網(wǎng)傳輸數(shù)據(jù),以FLASH作為存儲模塊,由FPGA...
如下圖,F(xiàn)PGA作為協(xié)處理器,CPU把指令寫入內(nèi)存,F(xiàn)PGA從內(nèi)存讀取指令執(zhí)行,并把計算結(jié)果寫入內(nèi)存。這種模式的優(yōu)點是簡單易行,協(xié)處理器和CPU分離。瓶...
2018-06-20 標(biāo)簽:FPGACPU深度學(xué)習(xí) 1.4萬 1
時鐘是數(shù)字電路中所有信號的參考,特別是在FPGA中,時鐘是時序電路的動力,是血液,是核心。
基于FPGA的PCIe總線接口的DMA控制器的實現(xiàn)并進行仿真驗證
本文實現(xiàn)的基于FPGA的PCIe總線接口的DMA控制器是在Altera PHY IP和Synopsys Core IP的基礎(chǔ)上實現(xiàn)的,利用Syno...
本篇是FPGA之旅設(shè)計的第十二例,在前面的例程中,完成了DS18B20溫度傳感器數(shù)據(jù)的采集,并且將采集到的數(shù)據(jù)顯示在數(shù)碼管上。由于本例將對溫濕度傳感器D...
一種基于FPGA的神經(jīng)網(wǎng)絡(luò)硬件實現(xiàn)方案詳解
人工神經(jīng)網(wǎng)絡(luò)在智能控制、模式識別、圖像處理等領(lǐng)域中應(yīng)用廣泛。在進行神經(jīng)網(wǎng)絡(luò)的應(yīng)用研究時,人們可以將神經(jīng)網(wǎng)絡(luò)模型或算法在通用的計算機上軟件編程實現(xiàn),但很多...
一種基于FPGA的數(shù)字頻譜儀設(shè)計與實現(xiàn)
本文主要介紹了一種基于FPGA的數(shù)字頻譜儀設(shè)計與實現(xiàn),該系統(tǒng)主要由信號采集模塊、高速FFT模塊以及LCD顯示模塊組成。信號采集模塊以AD9226芯片為核...
2017-12-25 標(biāo)簽:fpga數(shù)字頻譜儀ad9226 1.4萬 0
卷積碼是一種信道糾錯編碼,在通信中具有廣泛的應(yīng)用。在發(fā)送端根據(jù)生成多項式進行卷積碼編碼,在接收端根據(jù)維特比(Viterbi)譯碼算法進行譯碼,能夠有效抵...
賽靈思FPGA全局時鐘網(wǎng)絡(luò)結(jié)構(gòu)詳解
針對不同類型的器件,Xilinx公司提供的全局時鐘網(wǎng)絡(luò)在數(shù)量、性能等方面略有區(qū)別,下面以Virtex-4系列芯片為例,簡單介紹FPGA全局時鐘網(wǎng)絡(luò)結(jié)構(gòu)。
基于Xilinx FPGA實現(xiàn)的DDR SDRAM控制器工作過程詳解
在高速信號處理系統(tǒng)中, 需要緩存高速、大量的數(shù)據(jù), 存儲器的選擇與應(yīng)用已成為系統(tǒng)實現(xiàn)的關(guān)鍵所在。DDR SDRAM是一種高速CMOS、動態(tài)隨機訪問存儲...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |