完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。
文章:12587個(gè) 瀏覽:618088次 帖子:7903個(gè)
FPGA學(xué)習(xí)入門(mén)從點(diǎn)燈開(kāi)始
首先,F(xiàn)PGA開(kāi)發(fā)工程師是一個(gè)相對(duì)高薪的工作,但是,很多同學(xué)在剛?cè)腴T(mén)時(shí)都會(huì)有一種無(wú)從下手的感覺(jué),尤其是將FPGA作為第一個(gè)要掌握的開(kāi)發(fā)板時(shí),更是感覺(jué)苦惱...
2023-12-28 標(biāo)簽:fpgaVerilog計(jì)數(shù)器 784 0
人人都能快速上手的FPGA開(kāi)發(fā)板Vidor
FPGA(Field-ProgrammableGateArray),即現(xiàn)場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。
基于FPGA的數(shù)字時(shí)鐘設(shè)計(jì)
本次的設(shè)計(jì)的數(shù)字鐘思路描述如下,使用3個(gè)key按鍵,上電后,需要先配置數(shù)字時(shí)鐘的時(shí)分秒,設(shè)計(jì)一個(gè)按鍵來(lái)控制數(shù)字時(shí)鐘的時(shí),第二個(gè)按鍵來(lái)控制數(shù)字時(shí)鐘的分,本...
2025-01-21 標(biāo)簽:FPGA代碼數(shù)字時(shí)鐘 781 0
fpga入門(mén)的基礎(chǔ)知識(shí) FPGA零基礎(chǔ)學(xué)習(xí)IIC協(xié)議驅(qū)動(dòng)設(shè)計(jì)
根據(jù)時(shí)序參數(shù),決定將IIC的速率定為50KHz。發(fā)送時(shí),數(shù)據(jù)改變?cè)赟CL的低電平的正中間;讀取時(shí),在SCL高電平的正中間進(jìn)行讀取。
基于可編程邏輯器件實(shí)現(xiàn)多路數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)
對(duì)于國(guó)內(nèi)而言,正如DSP在20年前出現(xiàn)的情形一樣,如今,F(xiàn)PGA正處于數(shù)字信號(hào)處理技術(shù)的前沿。而DSP都是基于一種精簡(jiǎn)指令集的計(jì)算機(jī)體系架構(gòu),其固定的硬...
2020-08-05 標(biāo)簽:fpga數(shù)據(jù)采集監(jiān)控系統(tǒng) 781 0
為應(yīng)用選擇最佳可編程SoC時(shí)應(yīng)進(jìn)行的六個(gè)設(shè)計(jì)考慮
選擇新處理器體系結(jié)構(gòu)是關(guān)鍵的決定。供應(yīng)商的產(chǎn)品路線圖能否滿足未來(lái)應(yīng)用需求,突出系統(tǒng)優(yōu)勢(shì),長(zhǎng)期看系統(tǒng)是否具有競(jìng)爭(zhēng)優(yōu)勢(shì),對(duì)此進(jìn)行評(píng)估非常重要??紤]到較大的軟...
直接噴涂外殼可在機(jī)載平臺(tái)上靈活部署電子設(shè)備
直接噴涂外殼使任何電子設(shè)備都可以在多個(gè)刷新周期內(nèi)進(jìn)行升級(jí),演示板上每個(gè)插槽的功率密度為500 W,行業(yè)預(yù)測(cè)為每張6U卡的每個(gè)插槽850-1,000 W。...
基于FPGA的模數(shù)轉(zhuǎn)換器(ADC)或數(shù)模轉(zhuǎn)換器
如果時(shí)鐘頻率為75MHz(1/4采樣頻率)并且有兩條可通過(guò)DDR對(duì)器件進(jìn)行采樣的數(shù)據(jù)總線,則可非常輕松地執(zhí)行恢復(fù)操作。這類ADC對(duì)輸入時(shí)序要求較為寬松。
現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)可以實(shí)現(xiàn)任意數(shù)字邏輯,從微處理器到視頻生成器或加密礦機(jī),一應(yīng)俱全。
適用于Kintex超大規(guī)模FPGA標(biāo)準(zhǔn)
該參考設(shè)計(jì)使用MAX10 InTune?負(fù)載點(diǎn)(PoL)控制器提供輸入電壓為8.13V至2.1V、輸出電壓為80.2V、輸出電流為15303A的電源電路...
FPGA SoM在無(wú)線電視系統(tǒng)中的應(yīng)用
無(wú)線電視系統(tǒng)的設(shè)計(jì)依賴于一些關(guān)鍵的技術(shù)和構(gòu)建模塊。FPGA技術(shù)可以在無(wú)線電視應(yīng)用中發(fā)揮重要作用
基于FPGA實(shí)現(xiàn)圖像直方圖設(shè)計(jì)
直方圖統(tǒng)計(jì)的原理 直方圖統(tǒng)計(jì)從數(shù)學(xué)上來(lái)說(shuō),是對(duì)圖像中的像素點(diǎn)進(jìn)行統(tǒng)計(jì)。圖像直方圖統(tǒng)計(jì)常用于統(tǒng)計(jì)灰度圖像,表示圖像中各個(gè)灰度級(jí)出現(xiàn)的次數(shù)或者概率。統(tǒng)計(jì)直方...
USB 頻譜分析儀的性能差異很大。在低端,它們相對(duì)簡(jiǎn)單,提供非常低的成本和基本性能。在高端,許多測(cè)試儀器可以與更大、更昂貴的測(cè)試儀器競(jìng)爭(zhēng)。一些 USB ...
監(jiān)控器監(jiān)控關(guān)鍵電子負(fù)載
在電子系統(tǒng)中,監(jiān)控IC也扮演著類似的角色,密切關(guān)注微控制器、FPGA、ASIC和其他控制組件中的電壓電平。只有在電源軌穩(wěn)定在規(guī)定值內(nèi)后,這些IC才能啟用...
采用內(nèi)部或者嵌入式邏輯分析儀推動(dòng)FPGA調(diào)試技術(shù)改變
進(jìn)行硬件設(shè)計(jì)的功能調(diào)試時(shí),F(xiàn)PGA的再編程能力是關(guān)鍵的優(yōu)點(diǎn)。CPLD和FPGA早期使用時(shí),如果發(fā)現(xiàn)設(shè)計(jì)不能正常工作,工程師就使用“調(diào)試鉤”的方法。先將要...
基于可編程邏輯門(mén)陣列芯片實(shí)現(xiàn)防火墻報(bào)文檢測(cè)系統(tǒng)的設(shè)計(jì)
內(nèi)容尋址存儲(chǔ)器(Content Addressable Memory-CAM)能夠在一個(gè)硬件時(shí)鐘周期內(nèi)完成關(guān)鍵字的精確匹配查找。常用的隨機(jī)存儲(chǔ)器通過(guò)輸入...
2020-08-07 標(biāo)簽:fpga接口網(wǎng)絡(luò) 768 0
一種基于FPGA的快速靜態(tài)光譜復(fù)原系統(tǒng)設(shè)計(jì)流程概述
在各類光譜測(cè)試中,對(duì)光譜數(shù)據(jù)采集的速度都有不同的要求,故提高光譜數(shù)據(jù)采集速度的技術(shù)主要有以下兩大方向:一是通過(guò)光學(xué)方法實(shí)現(xiàn),將傳統(tǒng)時(shí)間掃描改成空間成像,...
2020-01-22 標(biāo)簽:FPGA 768 0
利用All Programmable FPGA 和 SoC 實(shí)現(xiàn)高速無(wú)線電設(shè)計(jì)
“更快”是每個(gè)系統(tǒng)設(shè)計(jì)師必備的詞匯,基于FPGA的設(shè)計(jì)亦是如此。如果您經(jīng)常試圖從FPGA設(shè)計(jì)中最大化地發(fā)掘每個(gè)MHz的性能,那么無(wú)疑Xilinx剛發(fā)布的...
FPGA實(shí)戰(zhàn)開(kāi)發(fā)技巧(12)
在大規(guī)模設(shè)計(jì)的調(diào)試應(yīng)該按照和設(shè)計(jì)理念相反的順序,從底層測(cè)試,主要依靠ChipScope Pro 工具。下面主要介紹ChipScope Pro、FPGA ...
基于VIRTEX-ⅡPRO系列FPGA實(shí)現(xiàn)多業(yè)務(wù)雙向通信系統(tǒng)的設(shè)計(jì)
隨著現(xiàn)代通信向著多業(yè)務(wù)方向發(fā)展,為了節(jié)省信道資源、降低調(diào)制解調(diào)設(shè)備的復(fù)雜度,數(shù)據(jù)復(fù)接設(shè)備得到了更充分的利用。它能將多路不同類型的數(shù)據(jù)流復(fù)接成一路高速數(shù)據(jù)...
2020-08-26 標(biāo)簽:fpga通信系統(tǒng)dds 766 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |