數(shù)字IC設(shè)計(jì)中的分段時(shí)鐘樹綜合

為什么需要分段去做時(shí)鐘樹呢？因?yàn)樵谀承┣闆r下，按照傳統(tǒng)的方法讓每一個(gè)clock group單獨(dú)去balance，如果不做額外干預(yù)，時(shí)鐘樹天然是做不平的。

2023-12-04 標(biāo)簽：寄存器IC設(shè)計(jì)時(shí)鐘樹 3164 0

數(shù)字前端生存指南—PPA

PPA是數(shù)字IC設(shè)計(jì)逃不開的概念，分別是P（Performance）、P（Power）和A（Area），分別代表芯片的性能、功耗和面積。

2023-12-04 標(biāo)簽：IC設(shè)計(jì)MPWPPA 5013 0

談一談FIFO的深度

最近加的群里面有些萌新在進(jìn)行討論**FIFO的深度**的時(shí)候，覺得 **FIFO的深度計(jì)算比較難以理解** 。所

2023-11-28 標(biāo)簽：IC設(shè)計(jì)fifo時(shí)鐘源 1657 0

IC設(shè)計(jì)：ram的應(yīng)用-異步時(shí)鐘域位寬轉(zhuǎn)換

在進(jìn)行模塊設(shè)計(jì)時(shí)，我們經(jīng)常需要進(jìn)行數(shù)據(jù)位寬的轉(zhuǎn)換，常見的兩種轉(zhuǎn)換場景有同步時(shí)鐘域位寬轉(zhuǎn)換和異步時(shí)鐘域位寬轉(zhuǎn)換。本文將介紹異步時(shí)鐘域位寬轉(zhuǎn)換

2023-11-23 標(biāo)簽：寄存器IC設(shè)計(jì)RAM 1223 0

四種IC封裝設(shè)計(jì)的特點(diǎn)與用途

DIP是很多中小規(guī)模集成電路喜歡采用的封裝形式，其引腳數(shù)一般不超過100個(gè)。采用DIP封裝的CPU芯片有兩排引腳，在使用時(shí)，需要插入到具有DIP結(jié)構(gòu)的芯...

2023-11-17 標(biāo)簽：IC設(shè)計(jì)IC測(cè)試芯片制造 1108 0

IC設(shè)計(jì)中關(guān)于ram的應(yīng)用

統(tǒng)計(jì)有效數(shù)據(jù)包的個(gè)數(shù)。 假設(shè)數(shù)據(jù)中存在pkt_id，pkt_id為0~63，則ram的深度為64。pkt_id用于作為讀寫地址。RAM讀延時(shí)為3個(gè)時(shí)鐘周期。

2023-11-17 標(biāo)簽：IC設(shè)計(jì)RAM讀寫保護(hù) 903 0

IC設(shè)計(jì)：RAM的應(yīng)用-統(tǒng)計(jì)計(jì)數(shù)

在進(jìn)行模塊設(shè)計(jì)時(shí)，我們經(jīng)常需要統(tǒng)計(jì)報(bào)文的數(shù)量，以供軟件（or 主機(jī)）讀取，有些統(tǒng)計(jì)僅僅用于debug，有些統(tǒng)計(jì)是協(xié)議要求，有些統(tǒng)計(jì)是為了便于功能實(shí)現(xiàn)。

2023-11-17 標(biāo)簽：IC設(shè)計(jì)RAM 930 0

MOSFET的結(jié)構(gòu)和工作原理

本文介紹了MOSFET的物理實(shí)現(xiàn)和操作理論。MOSFET由NMOS和PMOS構(gòu)成，有截止區(qū)、線性區(qū)和飽和區(qū)。圖示了NMOS和PMOS的物理結(jié)構(gòu)，以及針對(duì)...

2023-11-15 標(biāo)簽：集成電路MOSFETIC設(shè)計(jì) 1.2萬 0

IC設(shè)計(jì)：常見的ram訪問沖突

ram沖突是幾乎每顆芯片都需要關(guān)注的問題，部分場景下，ram訪問沖突不容易驗(yàn)證到，容易造成芯片bug。ram訪問沖突的類型通常有訪問接口沖突和訪問地址沖突。

2023-11-13 標(biāo)簽：芯片接口IC設(shè)計(jì) 2908 0

魏少軍教授談IC設(shè)計(jì)總體發(fā)展

統(tǒng)計(jì)涉及的集成電路設(shè)計(jì)企業(yè)數(shù)量為3451家，比上年的3243家，多了208家。設(shè)計(jì)企業(yè)數(shù)量的增速進(jìn)一步下降。這些增加的企業(yè)中應(yīng)該有相當(dāng)部分屬于已有企業(yè)異...

2023-11-10 標(biāo)簽：集成電路ICIC設(shè)計(jì) 736 0

數(shù)字IC設(shè)計(jì)中為什么要避免鎖存器呢？

上學(xué)時(shí)，老師說判斷語句要把條件寫全， **不然會(huì)生成鎖存器，做項(xiàng)目時(shí)又說多比特寄存器信號(hào)的賦值一定要加if條件，不讓出現(xiàn)else的賦值** 。就很矛盾，...

2023-11-09 標(biāo)簽：fpgaIC設(shè)計(jì)鎖存器 2355 0

IC設(shè)計(jì)必須關(guān)注的時(shí)鐘抖動(dòng)

時(shí)鐘抖動(dòng)是相對(duì)于理想時(shí)鐘沿實(shí)際時(shí)鐘存在不隨時(shí)間積累的、時(shí)而超前、時(shí)而滯后的偏移稱為時(shí)鐘抖動(dòng),簡稱抖動(dòng)

2023-11-08 標(biāo)簽：IC設(shè)計(jì)時(shí)鐘抖動(dòng)數(shù)字示波器 2696 0

數(shù)字IC前端設(shè)計(jì)+后端設(shè)計(jì)流程實(shí)現(xiàn)

RTL 設(shè)計(jì)** ：芯片功能設(shè)計(jì)。硬件描述語言如 Verilog、VHDL、SystemVerilog。

2023-11-08 標(biāo)簽：緩沖器IC設(shè)計(jì)EDA工具 6219 0

趣談混合信號(hào)模型與仿真實(shí)踐

在工作中會(huì)遇到不少建立模型，建立頂層仿真并在后期進(jìn)行驗(yàn)證的工作。應(yīng)版主把個(gè)人零星的一些感受總結(jié)一下。

2023-11-06 標(biāo)簽：混合信號(hào)IC設(shè)計(jì)UVM 1177 0

什么是模擬IC？模擬IC設(shè)計(jì)要求和應(yīng)用

集成電路 (IC) 自 20 世紀(jì) 50 年代末推出以來一直統(tǒng)治著電子行業(yè)。所有跡象都表明這些小表示將繼續(xù)主導(dǎo)市場，尤其是模擬 IC 設(shè)計(jì)多年來變得越來越重要。

2023-11-06 標(biāo)簽：集成電路模擬ICIC設(shè)計(jì) 5597 0

3D視角的集成電路設(shè)計(jì)新思路

EDA工具需要具備多版圖網(wǎng)絡(luò)優(yōu)化的能力，即能夠在一個(gè)空間內(nèi)，同時(shí)優(yōu)化多個(gè)版圖之間的網(wǎng)絡(luò)連接，多個(gè)版圖以虛擬堆疊的形式位于空間的不同Storey。

2023-11-01 標(biāo)簽：集成電路摩爾定律IC設(shè)計(jì) 925 0

IC設(shè)計(jì)中Linux shell的選擇和使用

你很可能正在使用bash，也可能是csh。你可能聽說過sh、tcsh。如果你安裝過EDA，就知道某EDA要正常工作必須要裝ksh。另外你可能還聽某大神安...

2023-10-31 標(biāo)簽：IC設(shè)計(jì)LinuxShell 1105 0

模擬IC設(shè)計(jì)原理圖4：鎖相環(huán)(PLL)的工作原理

鎖相環(huán)是一種反饋系統(tǒng)，其中電壓控制振蕩器和相位比較器相互連接，使得振蕩器頻率(相位)可以準(zhǔn)確跟蹤施加的頻率或相位調(diào)制信號(hào)的頻率。

2023-10-30 標(biāo)簽：鎖相環(huán)IC設(shè)計(jì)分頻器 5108 0