為IC設(shè)計(jì)減少天線(xiàn)效應(yīng)的設(shè)計(jì)思路

天線(xiàn)效應(yīng)或電漿導(dǎo)致閘氧損害是指在MOS晶片制程中，可能發(fā)生潛在影響產(chǎn)品良率與可靠性的效應(yīng)。目前，微影制程采用‘電漿蝕刻’法（或‘干式蝕刻’）制造晶片。電...

2018-02-11 標(biāo)簽：ic設(shè)計(jì)天線(xiàn)效應(yīng) 7527 0

如何開(kāi)始一款芯片設(shè)計(jì) 深度解讀集成電路產(chǎn)業(yè)自主可控性

首先，什么叫自主可控，最直觀(guān)的理解就是當(dāng)別人“卡脖子”的時(shí)候不會(huì)被卡住。集成電路產(chǎn)業(yè)通常被分為芯片設(shè)計(jì)、芯片制造、封裝測(cè)試三大領(lǐng)域，參看下圖： ? 我們...

2021-02-26 標(biāo)簽：集成電路IC設(shè)計(jì)soc 7351 0

淺談IC設(shè)計(jì)的逆向設(shè)計(jì)及基本流程

逆向設(shè)計(jì)非常適合模擬芯片設(shè)計(jì)，如ADC、DAC、鎖相環(huán)等模擬電路，因?yàn)槟M電路的設(shè)計(jì)往往靠經(jīng)驗(yàn)。此外，對(duì)于10萬(wàn)門(mén)以下的數(shù)字電路也適合，對(duì)于混合信號(hào)電路...

2018-05-29 標(biāo)簽：IC設(shè)計(jì) 7280 1

什么是ECO？ECO的應(yīng)用場(chǎng)景和實(shí)現(xiàn)流程

ECO指的是 Engineering Change Order ，即工程變更指令。目的是為了在設(shè)計(jì)的后期，快速靈活地做小范圍修改，從而盡可能的保持已經(jīng)驗(yàn)...

2023-04-23 標(biāo)簽：dspFPGA設(shè)計(jì)IC設(shè)計(jì) 7053 0

數(shù)字IC的設(shè)計(jì)流程及驗(yàn)證方法介紹

定理證明是形式驗(yàn)證技術(shù)中最高大上的，它需要設(shè)計(jì)行為的形式化描述，通過(guò)嚴(yán)格的數(shù)學(xué)證明，比較HDL描述的設(shè)計(jì)和系統(tǒng)的形式化描述在所有可能輸入下是否一致。

2022-07-11 標(biāo)簽：IC設(shè)計(jì)模擬器 6942 0

用GreenPAK可配置混合信號(hào)IC設(shè)計(jì)非接觸式旋轉(zhuǎn)編碼器

DFF鎖存器保持ASM結(jié)果穩(wěn)定，以便在ASM復(fù)位期間不會(huì)切換最終輸出。驅(qū)動(dòng)開(kāi)漏NMOS輸出引腳所需的極性，要求我們配置具有反相輸出的DFF。

2019-02-18 標(biāo)簽：混合信號(hào)IC設(shè)計(jì)dialog 6757 0

分析LEC在IC設(shè)計(jì)中的重要性和應(yīng)用

在設(shè)置模式下，Conformal工具讀取兩個(gè)設(shè)計(jì)。我們指定設(shè)計(jì)類(lèi)型，即Golden（綜合網(wǎng)表）和修訂版（通常，修改后的設(shè)計(jì)是Conformal工具與Go...

2019-08-28 標(biāo)簽：IC設(shè)計(jì)網(wǎng)絡(luò)觸發(fā)器 6734 0

Verdi環(huán)境配置、生成波形的方法

Verdi是一個(gè)功能強(qiáng)大的debug工具，可以配合不同的仿真軟件進(jìn)行debug，很多企業(yè)常用的就是VCS+Verdi或或者Xcelium(xrun)+V...

2023-05-29 標(biāo)簽：IC設(shè)計(jì)EDA工具VCS 6253 0

數(shù)字IC前端設(shè)計(jì)+后端設(shè)計(jì)流程實(shí)現(xiàn)

RTL 設(shè)計(jì)** ：芯片功能設(shè)計(jì)。硬件描述語(yǔ)言如 Verilog、VHDL、SystemVerilog。

2023-11-08 標(biāo)簽：緩沖器IC設(shè)計(jì)EDA工具 6224 0

FPGA的詳細(xì)開(kāi)發(fā)流程

??FPGA 的詳細(xì)開(kāi)發(fā)流程就是利用 EDA 開(kāi)發(fā)工具對(duì) FPGA 芯片進(jìn)行開(kāi)發(fā)的過(guò)程，所以 FPGA 芯片開(kāi)發(fā)流程講的并不是芯片的制造流程，區(qū)分于 I...

2023-07-04 標(biāo)簽：fpga電路設(shè)計(jì)IC設(shè)計(jì) 5947 0

Verdi使用技巧(三)

前一段時(shí)間IC君比較忙，沒(méi)有更新文章，最近稍微閑下來(lái)點(diǎn)，繼續(xù)更新Verdi相關(guān)的文章。

2023-04-25 標(biāo)簽：IC設(shè)計(jì)瀏覽器源代碼 5894 0

模擬IC設(shè)計(jì)原理圖1：邏輯電路是如何通過(guò)MOS管實(shí)現(xiàn)的

今天來(lái)聊聊我們常用的邏輯電路是如何通過(guò)MOS管實(shí)現(xiàn)的。

2023-10-30 標(biāo)簽：邏輯電路IC設(shè)計(jì)MOS管 5675 0

什么是模擬IC？模擬IC設(shè)計(jì)要求和應(yīng)用

集成電路 (IC) 自 20 世紀(jì) 50 年代末推出以來(lái)一直統(tǒng)治著電子行業(yè)。所有跡象都表明這些小表示將繼續(xù)主導(dǎo)市場(chǎng)，尤其是模擬 IC 設(shè)計(jì)多年來(lái)變得越來(lái)越重要。

2023-11-06 標(biāo)簽：集成電路模擬ICIC設(shè)計(jì) 5606 0