完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > vcs
文章:71個(gè) 瀏覽:9907次 帖子:18個(gè)
介紹一個(gè)通過(guò)GUI方式自動(dòng)生成UVM環(huán)境的工具
工具來(lái)源于DVCon US 2022的一篇論文:Novel GUI Based UVM Test Bench Template Builder。
X態(tài)如何通過(guò)RTL級(jí)和門級(jí)仿真模型中的邏輯進(jìn)行傳播呢?
在Verilog中,IC設(shè)計(jì)工程師使用RTL構(gòu)造和描述硬件行為。但是RTL代碼中的一些語(yǔ)義,并不能夠準(zhǔn)確地為硬件行為建模。
2023-04-20 標(biāo)簽:IC設(shè)計(jì)VerilogRTL 2681 0
UVM驗(yàn)證環(huán)境啟動(dòng)時(shí)及運(yùn)行時(shí)的控制方案
話說(shuō)螺螄殼里做道場(chǎng),UVM推出這么多年以來(lái)每年DVCon會(huì)議上總還是有人分享他們基于UVM package做的一些改動(dòng),使其能夠更適合項(xiàng)目的要求。
假設(shè)一種場(chǎng)景,在調(diào)試環(huán)境的時(shí)候,運(yùn)行到15min的時(shí)候,環(huán)境出現(xiàn)bug,需要去debug。也許錯(cuò)誤的第一現(xiàn)場(chǎng)并不是15min的時(shí)候,可能在14min30...
這種代碼實(shí)際上是從頂層testbench拆分出來(lái)的例化部分,并非完整代碼,很多大型設(shè)計(jì)為了檢視代碼方便都進(jìn)行了拆分
選擇VCS,再指定庫(kù)文件存放的路徑;如果VCS的環(huán)境變量設(shè)置好了,那么會(huì)自動(dòng)跳出Simulator executable path的路徑的。
從零到一如何構(gòu)建一款先進(jìn)的數(shù)字仿真器呢?
數(shù)字仿真器(Simulator)是一種大型EDA工業(yè)軟件,是數(shù)字驗(yàn)證領(lǐng)域的基礎(chǔ)工具之一,也是為數(shù)不多的簽核(sign-off)級(jí)工具。
2023-03-25 標(biāo)簽:仿真器EDA技術(shù)SPICE 1180 0
讓ChatGPT跑個(gè)VCS仿真真的能實(shí)現(xiàn)嗎?
讓ChatGPT偽裝成Linux終端。然后把執(zhí)行指令和你告訴它的話區(qū)別開來(lái),這里用{}代表告訴它的話,而不帶{}統(tǒng)統(tǒng)是Linux指令。
我先讓它偽裝成Linux,給它說(shuō)你安裝了synopsys vcs2018以及uvm-1.1。
2023-02-20 標(biāo)簽:VCSLINUX內(nèi)核HDL語(yǔ)言 2564 0
幾乎所有的芯片設(shè)計(jì)、芯片驗(yàn)證工程師,每天都在和VCS打交道,但是由于驗(yàn)證環(huán)境的統(tǒng)一化管理,一般將不同的編譯仿真選項(xiàng)集成在一個(gè)文件里,只需要一兩個(gè)人維護(hù)即...
介紹SystemVerilog幾種常用的調(diào)試功能
可視化調(diào)試主要分為Post-process和Interactive這兩種模式??梢暬{(diào)試工具是工程師在定位代碼問(wèn)題時(shí)的有力工具,也是現(xiàn)在驗(yàn)證工程師主流的...
檢查時(shí)序窗口的穩(wěn)定性,包括:setup、hold、setuphold、recovery、removal和recrem。
2022-10-19 標(biāo)簽:寄存器VCS時(shí)鐘信號(hào) 7230 0
在SpinalHDL 1.7.0版本里,在仿真方面開始支持了VCS,這解決了在FPGA設(shè)計(jì)里采用Verilator時(shí)無(wú)法仿真廠商IP的問(wèn)題。
2022-10-18 標(biāo)簽:FPGA設(shè)計(jì)DDRVCS 1200 0
枚舉類型定義了一組具有名稱的值,在沒(méi)有指定值時(shí)默認(rèn)是int型數(shù)值。
2022-10-13 標(biāo)簽:VCS狀態(tài)機(jī) 2113 0
如下所示,信號(hào)a取反賦值給信號(hào)b,底層邏輯是,如果a位寬少于b位寬,則a先高位補(bǔ)0,再進(jìn)行取反,最后賦值給b。
2022-09-26 標(biāo)簽:IC設(shè)計(jì)VCS 1498 0
使用VCS仿真Vivado IP核時(shí)遇到的問(wèn)題及解決方案
前年,發(fā)表了一篇文章《VCS獨(dú)立仿真Vivado IP核的一些方法總結(jié)》(鏈接在參考資料1),里面簡(jiǎn)單講述了使用VCS仿真Vivado IP核時(shí)遇到的一...
在之前的博文中談到過(guò)GVIM編輯器中可以通過(guò)調(diào)用模板來(lái)生成重復(fù)性代碼,但沒(méi)有介紹自定義模板的方式。
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |