完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>
電子發(fā)燒友網(wǎng)技術(shù)文庫(kù)為您提供最新技術(shù)文章，最實(shí)用的電子技術(shù)文章，是您了解電子技術(shù)動(dòng)態(tài)的最佳平臺(tái)。
Spartan-6系列具有低成本、省空間的封裝形式，能使用戶引腳密度最大化。所有Spartan-6 LX器件之間的引腳分配是兼容的，所有Spartan-6 LXT器件之間的引腳分配是兼容的，但是Spartan-6 LX和Spartan-6 LXT器件之間的引腳分配是不兼容的。...
verilog實(shí)現(xiàn)反相器，2輸入與門(mén)、2輸入或門(mén)、2輸入與非門(mén)、2輸入或非門(mén)、2輸入異或門(mén)、2輸入同或門(mén)；...
Xilinx以制造 可編程門(mén)陣列（FPGA）而聞名，它是基于一個(gè)通過(guò)可編程接點(diǎn)連接的可配置邏輯塊（CLBs）矩陣。根據(jù)Control Engineering Europe中的 “FPGA的優(yōu)點(diǎn)（Advantages of FPGA）”這篇文章，多種控制回路能夠以不同但是十分快的速度在FPGA設(shè)備上運(yùn)...
本文是基于FPGA實(shí)現(xiàn)Cordic算法的設(shè)計(jì)與驗(yàn)證，使用Verilog HDL設(shè)計(jì)，初步可實(shí)現(xiàn)正弦、余弦、反正切函數(shù)的實(shí)現(xiàn)。將復(fù)雜的運(yùn)算轉(zhuǎn)化成FPGA擅長(zhǎng)的加減法和乘法，而乘法運(yùn)算可以用移位運(yùn)算代替。Cordic算法有兩種模式，旋轉(zhuǎn)模式和向量模式?？梢栽趫A坐標(biāo)系、線性坐標(biāo)系、雙曲線坐標(biāo)系使用。本文線...
因?yàn)閆ynq-7000 PS(Processing System)端嵌入了Cortex-A9 ARM 處理核以及PL(Programmable Logic)端為基于Kintex-7或者Artix-7的FPGA架構(gòu)使得Xilinx Zynq-7000更加強(qiáng)悍，應(yīng)用領(lǐng)域更加廣泛。下面將從以下方面介紹Zy...
JESD204B協(xié)議是目前高速AD，DA通用的協(xié)議。對(duì)于基帶使用FPGA用戶來(lái)說(shuō)，Xilinx品牌的FPGA使用更為常見(jiàn)。Xilinx提供了JESD204的IP core，設(shè)計(jì)起來(lái)比較方便。...
工業(yè)機(jī)器視覺(jué)是一項(xiàng)綜合技術(shù)，其中包括數(shù)字圖像處理技術(shù)、機(jī)械工程技術(shù)、控制技術(shù)、電光源照 明技術(shù)，光學(xué)成像技術(shù)、傳感器技術(shù)、模擬與數(shù)字視頻技術(shù)、計(jì)算機(jī)軟硬件技術(shù)、人機(jī)接口技術(shù)等。這些技術(shù)在機(jī)器視覺(jué)中是并列關(guān)系，相互協(xié)調(diào)應(yīng)用才能構(gòu)成一個(gè)成功的工業(yè)機(jī)器視覺(jué)應(yīng)用系統(tǒng)。...
因此，要想學(xué)好FPGA，你得用硬件的思維方式來(lái)編寫(xiě)代碼，注重FPGA的系統(tǒng)結(jié)構(gòu)設(shè)計(jì)，好的系統(tǒng)結(jié)構(gòu)設(shè)計(jì)會(huì)帶來(lái)質(zhì)的飛躍，這就告訴我們RTL Coding其實(shí)是硬件結(jié)構(gòu)設(shè)計(jì)，而非基于處理器架構(gòu)的C語(yǔ)言程序開(kāi)發(fā)，好的RTL Coding就是好的硬件結(jié)構(gòu)。 ...
轉(zhuǎn)化為的浮點(diǎn)數(shù)可以是單精度也可以是雙精度。...
將調(diào)制信號(hào)加上一個(gè)直流分量，保證信號(hào)的最小值大于零，然后再和載波相乘，得到已調(diào)信號(hào)。...
在生成濾波器IP核之前需要產(chǎn)生抽頭系數(shù)，這個(gè)抽頭系數(shù)的階數(shù)是自己設(shè)定的，階數(shù)越高代表濾波器乘累加運(yùn)算越多，但是階數(shù)大小的選擇要看是否滿足自己的設(shè)計(jì)要求（例如衰減db是否滿足要求）。同時(shí)，生成的濾波器抽頭系數(shù)的值是與自己設(shè)計(jì)濾波器的各種參數(shù)確定的，如數(shù)據(jù)采樣速率，通帶截止頻率、阻帶起始頻率（低通）、濾...
這個(gè)參數(shù)確定的是移位寄存器的移位時(shí)鐘個(gè)數(shù)。這個(gè)時(shí)鐘個(gè)數(shù)取決于后面的Depth參數(shù)。其中第一個(gè)參數(shù)Fixed Length 指的是移位周期數(shù)是固定的（后面的Depth指定）。第二個(gè)參數(shù)指的是可變長(zhǎng)度的，也就是說(shuō)移位寄存器的移位長(zhǎng)度是可變的，至于長(zhǎng)度究竟是多少，那就得看下面的參數(shù)Depth了，這個(gè)Dep...
同步時(shí)序邏輯電路的特點(diǎn)：各觸發(fā)器的時(shí)鐘端全部連接在一起，并接在系統(tǒng)時(shí)鐘端，只有當(dāng)時(shí)鐘脈沖到來(lái)時(shí)，電路的狀態(tài)才能改變。改變后的狀態(tài)將一直保持到下一個(gè)時(shí) 鐘脈沖的到來(lái)，此時(shí)無(wú)論外部輸入 x有無(wú)變化，狀態(tài)表中的每個(gè)狀態(tài)都是穩(wěn)定的。 異步時(shí)序邏輯電路的特點(diǎn)：電路中除可以使用帶時(shí)鐘的觸發(fā)器外，還可以使用不帶時(shí)...
使用git工具下載源碼，如果沒(méi)有安裝git工具，可以使用sudo apt-get install git進(jìn)行安裝...
為了讓初學(xué) Python 的程序員避免犯同樣的錯(cuò)誤，以下列出了我學(xué)習(xí) Python 時(shí)犯的三種錯(cuò)誤。這些錯(cuò)誤要么是我長(zhǎng)期以來(lái)經(jīng)常犯的，要么是造成了需要幾個(gè)小時(shí)解決的麻煩。...
xilinx-arm-linux交叉編譯鏈最后一個(gè)版本就是2011版本，之后的xilinx不再單獨(dú)提供交叉編譯鏈了，如果需要最新的，請(qǐng)安裝SDK開(kāi)發(fā)軟件，之后再安裝目錄中查找，或者source setting.sh激活即可使用。 ...
由于Quartus ii軟件ROM用的是mif格式的文件，且可以用軟件Guagle_wave生成正弦波、三角波、鋸齒波。我們可以利用這個(gè)軟件先生成數(shù)據(jù)，然后再將其轉(zhuǎn)化為符合COE格式的文件。...
xilinx官方實(shí)例代碼如下，其實(shí)大概意思就是一個(gè)高電平之后，變成低電平。然后再高電平，等待tlast信號(hào)再拉低。這樣做的為了時(shí)序緊湊型，xilinx為了方便在第一個(gè)valid和ready信號(hào)得到頭部信號(hào)，這個(gè)有個(gè)短暫的停留時(shí)間去分析頭部數(shù)據(jù)。...
隨著人工智能（AI）的不斷發(fā)展，它已經(jīng)從早期的人工特征工程進(jìn)化到現(xiàn)在可以從海量數(shù)據(jù)中學(xué)習(xí)，機(jī)器視覺(jué)、語(yǔ)音識(shí)別以及自然語(yǔ)言處理等領(lǐng)域都取得了重大突破。CNN（Convolutional Neural Network，卷積神經(jīng)網(wǎng)絡(luò)）在人工智能領(lǐng)域受到越來(lái)越多的青睞，它是深度學(xué)習(xí)技術(shù)中極具代表性的網(wǎng)絡(luò)結(jié)構(gòu)...
LT8330 是一款電流模式 DC/DC 轉(zhuǎn)換器，其能夠采用單個(gè)反饋引腳產(chǎn)生正或負(fù)輸出電壓。該器件可配置為一個(gè)升壓、SEPIC 或負(fù)輸出轉(zhuǎn)換器，消耗的靜態(tài)電流低至 6μA。低紋波突發(fā)模式操作能在非常低輸出電流條件下維持高效率，并在典型應(yīng)用中保持輸出紋波低于 15mV。...
關(guān)注我們的微信
下載發(fā)燒友APP
電子發(fā)燒友觀察
版權(quán)所有 ? 湖南華秋數(shù)字科技有限公司
長(zhǎng)沙市望城經(jīng)濟(jì)技術(shù)開(kāi)發(fā)區(qū)航空路6號(hào)手機(jī)智能終端產(chǎn)業(yè)園2號(hào)廠房3層（0731-88081133）
電子發(fā)燒友 （電路圖） 湘公網(wǎng)安備43011202000918
工商網(wǎng)監(jiān)
湘ICP備2023018690號(hào)-1
