国产chinesehdxxxx老太婆,办公室玩弄爆乳女秘hd,扒开腿狂躁女人爽出白浆 ,丁香婷婷激情俺也去俺来也,ww国产内射精品后入国产

您好，歡迎來電子發(fā)燒友網(wǎng)！ ，新用戶？[免費(fèi)注冊]

您的位置：電子發(fā)燒友網(wǎng)>源碼下載>VHDL/Verilog/EDA源碼>

ISE環(huán)境下基于Verilog代碼的仿真測試pdf下載

大?。?/span>311KB 人氣： 2018-02-24 需要積分：3
{$username}的空間

842759584ljc

用戶級別：注冊會員

貢獻(xiàn)文章：

貢獻(xiàn)資料：

推薦 + 挑錯(cuò) + 收藏(0) + 用戶評論（0）

前往下載地址

ISE環(huán)境下基于Verilog代碼的仿真測試

ISE 環(huán)境下基于 Verilog 代碼的仿真測試 在 Verilog 源代碼編寫完畢后，需要編寫測試平臺來驗(yàn)證所設(shè)計(jì)的模塊是否 滿足要求。ISE 軟件提供了兩種測試平臺的建立方法，一種是使用 HDL Bencher 的圖形化波形編輯功能編寫，即波形圖仿真；另一種就是利用 HDL 語言，即代 碼仿真。由于后者功能更加強(qiáng)大，所以這里舉例介紹基于 Verilog 語言的測試平 臺建立方法。 本例為一個(gè)計(jì)數(shù)分頻時(shí)序電路，主要是將 10MHz 的時(shí)鐘頻率分頻為 500KHz 的時(shí)鐘，源代碼的編寫過程中需要定義一個(gè)計(jì)數(shù)器，以便準(zhǔn)確獲得 1/20 分頻。

第一步：建立工程后，編寫如下源代碼：

module fenpin(RESET,F10M,F500K);

input F10M,RESET; output F500K;

reg F500K;

reg[7:0] j;

always@(posedge F10M)

if(!RESET)

begin F500K<=0;

j<=0;

end

else

begin if(j==19) begin j<=0; F500K<=~F500K;

非常好我支持^.^

(0) 0%

不好我反對

(0) 0%

      發(fā)表評論

      用戶評論
      評價(jià):好評中評差評

      發(fā)表評論，獲取積分！ 請遵守相關(guān)規(guī)定！

      ?