完善資料讓更多小伙伴認(rèn)識你，還能領(lǐng)取20積分哦，立即完善>
標(biāo)簽 > ic設(shè)計
IC設(shè)計，Integrated Circuit Design，或稱為集成電路設(shè)計，是電子工程學(xué)和計算機工程學(xué)的一個學(xué)科，其主要內(nèi)容是運用專業(yè)的邏輯和電路設(shè)計技術(shù)設(shè)計集成電路。
文章：1291個 瀏覽：105721次 帖子：85個
System Verilog（SV）語言的Class本身就帶有“打包”的基因。眾所周知，SV語言的很多特性是派生自C++語言的。
先進封裝中架構(gòu)的豐富性和失敗的高成本鼓勵器件設(shè)計流程和封裝廠之間更密切的合作。EDA 公司和 OSAT 正在開發(fā)協(xié)作設(shè)計工具集，以提高封裝性能、降低成本...
首先，一些背景：與IC設(shè)計中使用的典型電信號相比，光子信號相當(dāng)復(fù)雜。光子信號可以以幅度、相位、偏振和空間模式傳輸信息。此外，使用多個波長的光將許多信號多...
自啟動可能很難實現(xiàn) - 了解穩(wěn)壓器和帶隙中的上電復(fù)位要求
電源排序是一個需要大量解釋的主題。多年前，當(dāng)三端線性穩(wěn)壓器上市時，在具有正負(fù)電源軌的系統(tǒng)中發(fā)現(xiàn)了一個缺陷。如果相反的電壓軌首先出現(xiàn)，穩(wěn)壓器輸出將被拉向相...
DIP是很多中小規(guī)模集成電路喜歡采用的封裝形式，其引腳數(shù)一般不超過100個。采用DIP封裝的CPU芯片有兩排引腳，在使用時，需要插入到具有DIP結(jié)構(gòu)的芯...
你很可能正在使用bash，也可能是csh。你可能聽說過sh、tcsh。如果你安裝過EDA，就知道某EDA要正常工作必須要裝ksh。另外你可能還聽某大神安...
隨著大規(guī)模復(fù)雜集成電路的不斷發(fā)展，噪聲對于集成電路性能的潛在危害越來越大。
2023-07-05 標(biāo)簽：MOSFETIC設(shè)計跨導(dǎo)放大器 1089 0
首先，作為初學(xué)者，需要了解的是IC設(shè)計的基本流程，這里就斗膽跳過基本電子知識的方面，單就一些特別的地方來表達一下個體的感受。
2012-01-10 標(biāo)簽：IC設(shè)計 1063 0
光刻與光刻機 ?對準(zhǔn)和曝光在光刻機(Lithography Tool)內(nèi)進行。 ?其它工藝在涂膠顯影機(Track)上進行。 光刻機結(jié)...
2023-12-19 標(biāo)簽：控制系統(tǒng)IC設(shè)計測量系統(tǒng) 1044 0
一種使用fifo節(jié)約資源降低功耗的設(shè)計方法
本案例中，我們講解一種使用fifo節(jié)約資源，降低功耗的設(shè)計。
2023-12-15 標(biāo)簽：IC設(shè)計RAMFIFO設(shè)計 1027 0
Quarus Ⅱ工具的整體編譯過程包括邏輯綜合、布局布線、時序分析、I/O分析（個人理解芯片引腳的分析）等編譯子過程。
IC設(shè)計工程師和電路設(shè)計人員都深知電流噪聲會隨頻率增高而變大，但由于關(guān)于此領(lǐng)域的資料過少，或者制造商提供的信息不全，許多工程師很難了解其原因。許多半導(dǎo)體...
IC設(shè)計知識點：常見的自恢復(fù)設(shè)計
在芯片設(shè)計過程中，通常會針對特殊情況導(dǎo)致芯片無法使用額外添加一些功能，使得芯片具有更好的抗干擾能力。自恢復(fù)設(shè)計應(yīng)用場景很廣泛，比如、針對芯片溫度過高的處...
在軟件硬件交互的過程中，通常需要軟件（host）對特定地址的寄存器進行寫操作，告之硬件進行特定的處理流程，我們在《IC設(shè)計：軟硬件交互-polling》...
大家是否想過，我們的智能手機為何能夠拍攝出令人驚嘆的照片、播放清晰悅耳的音樂或是準(zhǔn)確測量心率？
FIFO是FPGA/IC設(shè)計中經(jīng)常使用到的模塊，它經(jīng)常被用在兩個模塊之間進行數(shù)據(jù)的緩存，以避免數(shù)據(jù)在傳輸過程中丟失。同時FIFO也經(jīng)常被用在跨時鐘域處理中。
華大九天版圖寄生參數(shù)分析工具Empyrean ADA介紹
在集成電路設(shè)計中，寄生參數(shù)是決定芯片性能的關(guān)鍵因素之一，尤其是在先進工藝節(jié)點下，其影響愈發(fā)顯著，甚至可能成為影響芯片成敗的決定性因素。
今天繼續(xù)為大家解析聯(lián)發(fā)科技數(shù)字IC設(shè)計崗的筆試題。
華大九天物理驗證EDA工具Empyrean Argus助力芯片設(shè)計
在芯片設(shè)計的流片之路充滿挑戰(zhàn)，物理驗證EDA工具無疑是這“最后一公里”關(guān)鍵且不可或缺的利器。它通過設(shè)計規(guī)則檢查、版圖與原理圖一致性驗證等關(guān)鍵流程，為IC...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關(guān)注我們的微信
下載發(fā)燒友APP
電子發(fā)燒友觀察
版權(quán)所有 ? 湖南華秋數(shù)字科技有限公司
長沙市望城經(jīng)濟技術(shù)開發(fā)區(qū)航空路6號手機智能終端產(chǎn)業(yè)園2號廠房3層（0731-88081133）
電子發(fā)燒友 （電路圖） 湘公網(wǎng)安備43011202000918
工商網(wǎng)監(jiān)
湘ICP備2023018690號-1
